高通FIR数字滤波器设计verilog.docVIP

电 子 科 技 大 学 ASIC课程设计报告二 学 号 ： 201222240937 姓 名 ： 周 恒 课题题目 ： 高通FIR数字滤波器设计 2013年5月 FIR 数字滤波器设计 已知FIR型数字滤波器的z域系统函数为： 即： 要求如下： ? 设计平台：基于Quartus II 或ISE 平台，选择Altera Cyclone II 系列的EP2C8F256C8 或Xilinx Sparten3 系列的XC3S400(PQ208)； ? testbench 的信号输入激励源使用Matlab 生成三角波信号； ? 输入位宽16 位，输出位宽24 位，中间级可自行截位； 设计(1) 直接型FIR设计 画出直接实现结构的框图，完成其verilog HDL 电路描述及testbench，完成功能仿真和时序仿真，给出仿真波形图； 直接型结构框图如下： 长度为M的因果有限冲激响应滤波器由传输函数H（z）描述： （1） 它是次数为M-1的z-1的一个多项式。在时域中，上述有限冲激响应滤波器的输入输出关系为： （2） 其中y（n）和x（