新数字电子技术 教学课件 王秀敏主编8 8.2.pptVIP

二进制计数器的时钟输入端为CP0，输出端为Q0； 五进制计数器的时钟输入端为CP1，输出端为Q1、Q2、Q3。 74290包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。 如果将Q0与CP1相连，CP0作时钟脉冲输入端，Q0～Q3作输出端，则为8421BCD码十进制计数器。 二—五—十进制异步加法计数器74290 ① 异步清零。 ③ 计数。 ② 异步置数（置9）。 74290的功能： 五进制计数 0 ↓ 0 × × 0 8421码十进制 ↓ × 0 0 × 0 0 0 0 × × 0 × 1 1 二进制计数 ↓ 0 × 0 × 0 1 0 0 1 × × 1 1 × 0 1 0 0 1 × × 1 1 0 × 0 0 0 0 × × × 0 1 1 0 CP 1 CP 3 Q 2 Q 1 Q 0 Q 0 Q 91 S 92 S 三、由中规模集成计数器构成N 进制计数器 预置数法 反馈清零法 中规模集成计数器 二进制 十进制 任意进制计数器 控制电路 基本设计思想 设计方法 反馈清零法（复位法） 基本思路 当所需计数长度M小于集成计数器的最大计数长度N时，利用计数器复位功能使计数从“清零”状态开始计数，当计数长度达到M时，利用控制电路使复位控制有效，计数器“清零”又开始新一轮计数。 S0 S1 Si Si+1 SM-1 SN-1 同步清零 异步清零 S0 S1 Si Si+1 SM SN-1 过渡状态 SM-1 异步置零法适用于具有异步清零端的集成计数器。 例1 采用“反馈清零法”实现同步10进制加计数(用74161） 0001 0100 0011 0010 1001 1000 0111 0110 0101 0000 1 0 0 1 0 0 0 0 × × × × Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP CP 1 出现一瞬间 1010 0001 0100 0011 0010 1001 1000 0111 0110 0101 0000 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 × × × × CP 0 1 0 1 0 0 0 0 0 1 波形图： Q3 Q2 Q0 Q1 CP 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 预置数控制法 基本思路 当所需计数长度M小于集成计数器的最大计数长度N时，利用计数器预置功能使计数从某一预置值开始计数，当计数长度达到M时，利用控制电路使预置控制有效，计数器接受预置值又开始新一轮计数。 S0 S1 Si Si+1 Si+M-1 SN-1 同步预置 异步预置 S0 S1 Si Si+1 Si+M SN-1 过渡状态 Si+M-1 例2 采用“同步置数法”，用74161构成十进制加计数器 0000 0001 0100 0011 0010 1001 1000 0111 0110 0101 1101 1100 1011 1010 1111 1110 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 0 0 0 0 1 0 0 1 0 0 0 0 0 思考：校验一下能否自启动 同步预置数法适用于具有同步预置端的集成计数器。 1.确定计数器的状态转换图； 构成N进制计数器步骤： 2.根据计数器的初态确定并行数据输入端的连接； 3.根据计数器的终态确定与非门输入端的连接。 另一种接法： 0111 0110 1111 1110 1101 1000 1001 1010 1011 1100 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 1 0 1 1 0 CP 1 1 1 1 0 异步预置数法适用于具有异步预置端的集成计数器。 例3：用集成计数器74191和与非门组成的余3