《数字逻辑》课程设计实验报告-数字式抢答器.docVIP

《数字逻辑》课程设计实验报告 选题：数字式抢答器 指导教师： 姓 名： 学 号： 专 业：物联网工程 班 级：物131 目录 课题：数字式抢答器 3 一、设计说明 3 二、任务和要求 3 1、设计要求 3 2、采用的器件： 4 三、设计思想、 4 1、电路结构 4 2、输入、输出信号特征 4 3、主要技术性能指标 5 四、设计步骤： 5 1、启动电路： 5 2、锁存电路： 6 3、判断电路： 7 4、席位驱动电路： 7 5、计时电路： 8 6、动态扫描译码电路： 9 7、复位电路： 11 8、分频器： 12 9、抢答电路 14 10、时序控制电路设计 15 五、模拟结果及分析： 17 1、总模拟结果软件仿真显示： 17 定时电路的仿真 18 2、电路工作原理： 19 六、心得体会： 20 七、参考文献 21 课题：数字式抢答器 一、设计说明 在进行智力竞赛抢答时，需要参赛者分成若干组进行抢答，究竟是谁先谁后单凭主持人的眼睛是很难判断的；在提问或回答时，往往都要有时间限制；另外，犯规要发出一种特殊的信号，以便主持人看得清、听得到。要完成上述功能，需要一种“抢答器”。 二、任务和要求 1、设计要求 （1）抢答开始后，抢答器能准确地判断出抢先者。并发出声光报警，3秒后自动熄灭。 （2）抢答器具有互锁功能，某组抢答后能自动封锁其他各组的抢答信号。 （3）抢答具有限时功能。显示档次分别为5s、10s、15s，时间到时发出声响，同时，时间要用数码管显示出来。 （4）抢答者犯规或违章（主持人未说“开始抢答”时，参赛者抢先按钮）时，应自动发出警告信号，以指示灯闪为标志。 （5）系统应具有一个总复位开关。 2、采用的器件： 74273，74160，74244，74LS148等，相应的门器件；maxplus2软件；EDA-V实验箱（实验箱上有可调数字信号源和蜂鸣器）等。 三、设计思想、 1、电路结构 根据总体设计方案，将智力竞赛抢答器划分成四个子系统和一个控制器。输入子系统由抢答键和锁存电路组成；时间显示子系统由计时电路、动态扫描译码电路和LED数码管组成；席位指示子系统由席位灯驱动电路、发光二极管组成；时钟子系统由时钟信号源、分频器组成；控制器由启动键、启动电路、判断电路和复位电路组成。 2、输入、输出信号特征 智力竞赛抢答器的输入信号是由启动键和抢答键产生。启动键和抢答键可产生短暂的单步脉冲信号。输出信号是席位指示灯驱动信号和LED数码管驱动信号。前者高电平有效，后者低电平有效。 3、主要技术性能指标 （1）选手席位数量：设定为8个 （2）席位指示灯：LED发光二极管。正常抢答时灯亮，犯规抢答时灯闪，情况人为设定。 （3）抢答时间范围：0s~30s （4）时间显示方式：LED数码管，两位，共阴极，动态扫描。 （5）抢答速度识别时间：0.001s （6）按键锁定方式：自动 （7）复位方式：自动，延迟时间设定为9s 四、设计步骤： 1、启动电路： 启动电路由D触发器和与门组成。主持人按下启动键时，从START端输入一个脉冲，D触发器被置成1状态，即Q=1，表示选手可以抢答，同时计时电路开始计数，若主持人未按下启动键就有选手抢答，F=1，表示抢答犯规，经反相后时候使S=0，启动电路处于保持状态，再按启动键无效。/CLRN为清零端，与复位电路输出端/END9连接，低电平有效。 电路图如下所示： 2、锁存电路： 由74273和与门组成。D1~D8与抢答键电路输出端连接，输出端Q1~Q8与席位灯驱动电路连接。S连接判断电路输出端/OFF。没有抢答，OFF=1，S=1，74273工作在置数状态。D1~D8对应的有一个为1，在CLK作用下，被置入触发器。OFF=0，74273处于保持状态。时钟信号频率为1HZ，抢答速度识别为1/1000。低电平有效。 电路图如下： 3、判断电路： 判断电路由若干个门电路组成。输出端D1~D8与锁存电路端输出端Q1~Q8连接。使能端S连接启动电路输出端Q。Q=1时，S=Q=1.若D1~D8中有1状态，则T=1，F=0，表示被锁存的信号是抢答信号。T=1，计时电路停止计数；Q=0时，S=0，若D1~D8中有1状态，则T=0，F=1 ，表示被锁存的信号是犯规信号。T=1或F=1输出端/OFF状态均为0，使锁存电路处于保持状态，而此时复位电路则为计数状态。 电路图如下： 4、席位驱动电路： 由若干与门和或门组成。A1~A8与锁存电路Q1~Q8相连。L1~L8与8个二极管连接。CLK接入1HZ的时钟信号。T=1,S1=1, A1~A8中有一个