基于fpga的数字跑表设计-毕业论文设计.docVIP

本 科 毕 业 论 文 基于FPGA的数字跑表设计 Digital stopwatch design based on FPGA 学院名称： 电子信息与电气工程 专业班级： （专升本）201级 201年5月 毕业设计（论文）原创性声明和使用授权说明 原创性声明 本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得安阳工学院及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。 作 者 签 名：　　 　 　　 日　 期：　　 　 　 指导教师签名：　　 　 　　 日　　期：　　　 　 　 使用授权说明 本人完全了解安阳工学院关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。 作者签名：　　 　 　　 日　 期：　　　 　本文借助Altera公司开发的EDA工具M+plus Ⅱ软件作为编译仿真用EP0K10LC84-4器件完成。；语言；M+plus Ⅱ；FPGA Digital stopwatch design based on FPGA ABSTRACT：Keywords: Stopwatch; VHDL language; MAX + plus Ⅱ; FPGA 引 言 本跑表无机械装置，是用电子设备来完成数字跑表的设计，它具有更长的使用寿命和更加精确的计时装置，因此才得到了广泛的应用。通过跑表的制作使我进一步的了解了各种中小规模集成电路的作用及特点，使我进一步的学习与掌握了各种组合逻辑电路与时序电路的原理和使用方法。 人生苦短，日月如梭。时间是人生中最珍贵的东西，但当事情不怎么重要的时候，这种遗忘倒不会出什么事。但一旦遇到了重要事情，一时的遗忘就会酿成大祸。例如：在医院中，病体发作时间频率值、手术的时间间隔、麻药的药效长短等高危手术中，计时就显得尤为重要；在科研中，火箭的发射、飞机的起飞、导弹的攻击、航母的运行、空间站的对接等高科技产品中，一秒钟的误差就会产生极其严重的后果；在竞赛中，即使是相差0.01s那也会有一个先后，分秒必争的理念就变得尤为的突出；在工程的测试中；在万物生长中等等观测结果的情况下，这种对时间的精确度要求就变的非常高了，这时对于数字跑表的研究就变得尤为突出的重要。所以，制作一个精确计时的跑表系统是多么明智的选择。 第一章 绪 论 1.1设计背景与意义 现在电子产品已经融入了我们身边的每个角落，它使我们的生活变的更加的美满和和谐，同时也使电子产品的性能进一步提高、功能进一步强大，其中带给我们最大的红利就是便捷。 现在的电子时钟也已经布满我们的生活里，如手机、电脑、手表、钟表以及各大中小地点的公共场所里都有时钟的出现。然而数字跑表的功能和用途有许多是电子钟无法用精确性和准确性来取代的，跑表有着这些独特的特点，也有着不可被取代的趋势。电子产品朝着高精度高准确度的方向发展，跑表依然如此。因此本设计不采用单片机、不采用机械设备、而采用基于FPGA来完成数字跑表的设计。 随着现场可编程门阵列的，电子系统向集成化、大规模和高速度等方向的趋势明显，2.1 MAX+plusⅡ软件 本软件主要由层次显示、信息处理器、输入编辑器、编译器、设计校验器和器件编程器构成了一个完整独立的EDA设计平台。 并能产生MAX+plusⅡ或第3方EDA工具的一系列文件和报告，如图2所示。 图2 MAX+plusⅡ编译器 定时分析器，分析模式时序逻辑电路性能分析模式。分析时序电路的性能，包括限制性能上有限制的延迟最小的时钟周期和最高的电路工作频率。 MAX+plusⅡ的设计流程主要由设计输入、设计编译、功能仿真时序仿真、器件编程等步骤完成。2.2 VHDL语言 经过多年的检测与使用，最终工程师们吧ＶＨＤＬ定为标准硬件描述语言。 VHDL的主要优点是： 有良好的可读性，容易被读者理解。 VHDL是通用硬件描述语言。 从事设计工作，不考虑线路布局问题，降低设计的复杂度接近于算法的推演，不必关如何用逻辑电路实现这种算法的过程 VHDL语言结构体的完整格式如下：ARCHITECTURE 结构体OF实体名IS [定义语句] BEGIN[并行语句1；] [并行语句2