数字时钟完整课程设计..doc

电子技术课程设计 河南城建 学院 自动化 专业 题 目： 数字钟 姓 名： XXX 学 号： XXXX 指导教师：XXXXXXXXXXXX 时间： 2014 年 6 月 16日~ 2014 年6 月 20 日 摘要 本设计是数字时钟是一个将时分秒，显示于人的视觉器官的计时装置。它的计时周期是24小时，显示满刻度时是23时59分59秒，一个基本的数字时钟电路时由秒信号发生器，时分秒计数器，译码器和计数器组成。由于采用纯数字设计制作，与传统的机械表相比，它具有走时更准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现时分秒的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能，具体用到555震荡器，74LS90等门集成芯片。该电路具有计时校时，整点报时等功能。 对整个模块进行了分析和画出电路图后对各模块进行仿真，并记录观察仿真的结果，证明了该设计电路能够符合设计要求。 数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和二十四进制的时计数器；秒、分、时的数码显示部分；报时电路等。 具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的制作进一步了解中小规模集成电路。 目录 1 概述 5 1.1 设计目的及要求 5 1.2 设计原理 6 1.3 设计框图 6 2系统总体方案及硬件设计 7 2.1总体方案 7 2.2总体电路图 7 2.3所选元件介绍 7 3 各模块设计 8 3.1数字钟 8 3.2 校时电路 10 3.3 报时电路 10 3.4秒脉冲产生器 11 4 仿真 13 5 课程设计体会 14 参考文献 15 附2 系统原理图 16 1 概述 1.1 设计目的及要求 本文所设计的是数字钟。 a设计目的： 本课程设计是在前导验证性认知实验基础上，进行更高层次的命题设计实验，要求学生在教师指导下独立查阅资料、设计、安装和调试特定功能的电子电路。培养学生利用模拟、数字电路知识，解决电子线路中常见实际问题的能力，使学生积累实际电子制作经验，目的在于巩固基础、注重设计、培养技能、追求创新、走向实用。 b设计要求： 总体要求： 1.以电子技术基础的基本理论为指导，将设计实验分为基础型和系统型两个层次，基础型指基本单元电路设计与调试，系统型指若干个模拟、数字基本单元电路组成并完成特定功能的电子电路的设计、调试； 2.熟悉常用电子仪器操作使用和测试方法； 3.学习计算机软件辅助电路设计方法，能熟练应用电子线路CAD进行电路设计和印刷电路板的设计制作； 4.学习电子系统电路的安装调试技术； 5.拓展电子电路的应用领域，能设计、制作出满足一定性能指标或特定功能的电子电路设计任务。 本设计具体要求： 1、能显示23h59m59s，归0后重新开始； 2、具有校时、校分、校秒功能； 3、具有整点报时功能； 1.2 设计原理 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字电子钟主要分为数码显示器，60进制和24进制计数器，频率振荡器和校时报时这几个部分。60进制可能由10进制和6进制的计数器串联而成，而小时的24进制可以采用74LS160N计数端触发实现。频率振荡器可以由555定时器产生脉冲并分频为1Hz。 1.3 设计框图 方案一： 图1数字钟原理图框 方案二： 数字钟的组成框图如图1所示分别由显示电路，译码电路，计数器，校时电路，校分电路，和脉冲产生电路。 时显示器 分显示器 秒显示器 24进制计数器 60进制计数器 60进制计数器 图2总体框图 由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中晶体振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”,“秒”的数字显示出来。 综合上述选择方案一实施。 2系统总体方案及硬件设计 2.1总体方案 用六片74LS160N实现计时功能。时钟为24小时制