电荷泵锁相环的控振荡器设计.pdf

电荷泵锁相环的压控振荡器设计 摘要 on 随着片上系统(SoC，System Chip)技术的发展，提供系统时钟的锁相环 (PLL，PhaseLocked Controlled 个SoC系统的性能有重要影响。CMOS压控振荡器(VC0，Voltage 本文采用SMIC0．35um工艺设计一种具有较大频率调节范围和低噪声的差分环 形压控振荡器作为PLL内部的频率源，该PLL可应用于高速D／A、A／D转换器等 电路的设计。 在介绍振荡器基本原理的基础上，首先分析环形振荡器的结构，并结合具 体性能指标的要求选定负载控制型六级环形压控振荡器的结构进行设计。随后 给出了完整的设计过程，包括电路设计和版图设计。作为一个重要的设计环节， A的行为建模与仿真，由此得出 在设计的最初阶段针对VCO做了基于Verilog 的一些结论直接指导后续