_半导体存储器_.ppt

计算地址空间范围的方法 地址范围＝高地址线的取值+片内的基本地址 基本地址=片内地址线全取0时的值到全取1时的值 线选译码举例 2732芯片；4K*8位；12条地址线 8088 CPU 线选译码例 四片存储器芯片的地址分别是： A15 A14 A13 A12 A11 ……… A0 芯片地址 Ⅰ 1 1 1 0 0 …… 0 E000H ~ EFFFH 1 …… 1 Ⅱ 1 1 0 1 0 …… 0 D000H ~ DFFFH 1 …… 1 Ⅲ 1 0 1 1 0 …… 0 B000H ~ BFFFH 1 …… 1 Ⅳ 0 1 1 1 0 …… 0 7000H ~ 7FFFH 1 …… 1 地址重叠的意义 A19～A16可取16种不同的组合，因此，每一片2732都对应着16个不同的地址空间 这样多个存储地址可以选中同一个存储字的情况称为“地址重叠” 与非门译码器 2716容量为2K×8 A10～A0直接相连 A19～A11经译码，在IO/M 低电平时产生片选 CE 芯片地址空间: FF800H ～ FFFFFH 3-8译码器简介 74L138译码器 16引脚 8个译码输出引脚，低电平信号 6个信号输入引脚；只有G1=1、G2A=0、G2B=0时，才允许A、B、C输入并译码；共可产生8个译码输出 Y0---Y7，均为低电平信号 3个输入信号，8种译码输出 三个控制端子 译码器真值表 G1 G2A G2B C B A 输出 1 0 0 0 0 0 Y0=0 其余均为1 1 0 0 0 0 1 Y1=0 其余均为1 1 0 0 0 1 0 Y2=0 其余均为1 1 0 0 0 1 1 Y3=0 其余均为1 1 0 0 1 0 0 Y4=0 其余均为1 1 0 0 1 0 1 Y5=0 其余均为1 1 0 0 1 1 0 Y6=0 其余均为1 1 0 0 1 1 1 Y7=0 其余均为1 其他值 均输出全1 译码器译码输出 全地址译码 用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址，而且地址是连续的 存储器 芯片 译 码 器 低位地址 高位地址 全部地址 片选信号 全地址译码举例 8088 CPU 全地址译码举例 此时，单片2764（8K×8 位，EPROM）在高位地址A19~A13=1110000时被选中，因此其拥有唯一地址范围为0E0000H~0E1FFFH 部分地址译码 用多余地址线的一部分加到译码器，用译码器的输出控制存储器芯片的片选端 各芯片的地址可以保证是连续的 由于还有一部分地址线没有参加寻址，这些地址线的信号值可以是任意的；结果是使得每个芯片的地址区不是唯一的，也就是存在着地址的重叠区 部分地址译码举例（5-8） ● 本例采用部分译码对2个2764芯片（8K×8位）进行寻址 ● 地址总线的A12～A0与芯片的地址线对应相连，在译码器的输入端，未使用高位地址线A19、A16，可以任意选择0或1 ● 所以，每个芯片将同时具有22=4个可用且不同的地址范围 部分地址译码举例（5-8） 假设将未用的地址A19取值为1，A16取值为0。可以计算确定这2片2764所构成的存储地址空间范围分别为： 1#：80000H～81FFFH 2#：84000H～85FFFH 部分地址译码举例 8088 CPU 部分地址译码例 设“未用的地址线”取“0”，则四个存储器芯片的地址范围为： #1： 08000H～087FFH #2： 08800H～08FFFH #3： 09000H～097FFH #4： 0A000H～0A7FFH 部分地址译码举例 同一物理存储器占用两组地址： F0000H~F1FFFH B0000H~B1FFFH A18不参与译码；可取1或0 A19 A17 A16 A15 A14 A13 ≥1 到 6264 CE 存储器的扩充 CPU的数据总线一般为8、16、32位；故存储器一般被组织成为按字节组织的存储体 字长为8位的CPU，需要一个存储体（8088CPU） 字长为16位的CPU，需要两个存储体（8086CPU） 芯片的存储单元存储的数据位数一般为1、4、8位；而且一个芯片的容量也是有限的 存储体是由“存储器芯片” 经扩充而成的 位扩充与字扩充 位扩充 芯片的位数不足一个字节 将多个芯片组成一组，地址线、片选线、读写控制信号线并连在一起，数据线独立连接到总线上 合成一个字节