微机原理：存储器系统.pptVIP

第5章 半导体存储器及其接口 教学重点 芯片 SRAM 2114 和 DRAM 4116 芯片EPROM 2764 和 EEPROM 2817A SRAM、EPROM与CPU的连接 与“组成原理” 区别： 侧重讲解存储设备与CPU的连接及工作时序问题；即面向应用。 5.1 半导体存储器概述 微机的存储系统体系结构 寄存器——位于CPU中 主存——由半导体存储器(ROM/RAM)构成 辅存——指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理工作，以外设的形式存在并被访问 高速缓存(Cache)——由静态RAM芯片构成,容量不大，高速，平衡CPU和主存之间的速度差异。 Cache缓冲存储的目的是用接近Cache的速度访问更大容量的内存； 虚拟内存存储的目的是扩大程序员眼中的主存容量； 二者都是通过“模块调度”实现的； 基于一个基本事实：如果一个存储单元被访问，则近期访问它相邻单元的几率也会很高-访问的局部性（Locality of Reference)原理； 原因：程序和数据的连续存储。 5.1.1 半导体存储器的分类 按制造工艺分类 双极型Bipolar（空穴和载流子）：TTL电路。速度快、集成度低、功耗大 MOS型（一种载流子,沟道导电）： MOS电路Mental-Oxide-Semiconductor. 速度慢、集成度高、功耗低 按使用属性分类 随机存取存储器 RAM：可读可写、断电丢失 只读存储器 ROM：只读、断电不丢失 半导体存储器的分类 读写存储器RAM 只读存储器ROM 掩膜（masked）ROM：在出厂前由芯片厂家将程序写到ROM芯片中，不可更改；在硅片上选定的区域中对一个不透明的图形模板掩膜，继而下面的腐蚀或扩散将只影响选定的区域。 OTP-ROM：允许一次编程（One-Time Programmable），此后不可更改，出厂时存储信息全1 EPROM ：Erasable PROM，用紫外光擦除（UV-EPROM：Ultraviolet)，可重复编程；芯片顶部有圆形窗口。 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，集成度更高，价格便宜，U盘，Flash-BIOS。 5.1.2 半导体存储器芯片的结构 ① 存储体 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线根数有关： 芯片存储容量 ＝存储单元数目×每单元存储位数 ＝2M×N (B) M：芯片的地址线根数 N：芯片的数据线根数 EPROM芯片27256 ② 地址译码电路:根据地址选中某单元 ③ 片选和读写控制逻辑 片选端-CS或-CE 有效时，允许对该芯片进行访问操作 无效时，芯片与数据总线隔离 输出控制-OE 控制读操作。有效时，芯片内数据输出 该控制端一般连接系统的读控制线（-RD或-MEMR) 写允许控制-WE 控制写操作。有效时，数据进入芯片中 该控制端一般连接系统的写控制线（-WR或-MEMW) 5.2 随机存取存储器 静态RAM SRAM 2114 SRAM 6264 5.2.1 静态RAM SRAM 的基本存储单元是触发器电路 只要不掉电，信息就不会丢失。主板上的CMOS RAM 每个基本存储单元存储1位二进制数 许多个基本存储单元形成行列存储矩阵 SRAM 一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有唯一的地址 静态RAM的存储结构 SRAM芯片2114 存储容量为1024×4 18个引脚： 10 根地址线 A9～A0 4 根数据线 I/O4～I/O1 片选 -CS 读写 -WE SRAM 2114的功能 SRAM芯片6264 存储容量为 8K×8 28个引脚： 13 根地址线 A12～A0 8 根数据线 D7～D0 2 根片选 -CS1、CS2 读写 -WE、-OE SRAM 6264的功能 5.2.2 动态RAM DRAM 的基本存储单元是单个场效应管及其极间电容，以电容的充放电作为信息存储手段。 动态RAM的存储结构 DRAM芯片4116 存储容量为 16K×1 16个引脚： 7 根地址线A6～A0 1 根数据输入线DIN 1 根数据输出线DOUT 行地址选通 –RAS Row Address Strobe 列地址选通 -CAS 读写控制 -WE DRAM 4116的读周期 DRAM 4116的刷新 采用“仅行地址有效”方法刷新 行地址选通-RAS有效，传送行地址 列地址选通-CAS无效，没有列地址 芯片内部对1行中所有的存储单元进行刷新 没有数据从芯片中输出，也没有数据输入