ARM Cortex嵌入式系统开发教程 作者 黄建华 全书 第4章.pptVIP

　　基本接口技术　　LPC1700系列嵌入式处理器具有丰富的外设接口，以满足不同应用场合的需要。处理器中内嵌1个10/100 M以太网介质询问控制器(MAC)，1个带4 KB端点RAM的USB 2.0全速device/host/OTG控制器，4个UART串行口，2个CAN通道，1个SPI接口，2个同步串行口(SSP)，3个I2C接口和1个I2S接口。为了支持上述串行通信接口， LPC1700系列处理器采用了一些特殊的部件，主要包括1个片上4 MHz内置高精度时钟发生器；共计64 KB的片内RAM，32 KB的本地SRAM，2个共AHB总线模块使用的16 KB SRAM，该SRAM用以支持以太网、USB、DMA存储器等模块操作。 　　除了上述串行通信控制器外，LPC1700系列处理器还具有4个32位的定时器，1个看门狗，1个正交编码器接口，1个RTC，1个增强12位8通道的ADC和10位DAC，2个PWM单元，4根外部中断引脚，以及多至70条的快速GPIO引脚。所有这些接口及特性使得LPC1700系列处理器特别适合于电子测量、工业控制总线、白色家电、报警系统以及电机控制系统等应用场合。　　本章选取实际应用中所使用的基本外设接口进行介绍，使读者对LPC1700系列处理器的应用有一个初步了解。LPC1700系列处理器的高级通信接口将在下一章介绍。 　　4.1.1 特性　　LPC1700嵌入式处理器共有5个通用输入/输出端口，即GPIO接口，占用P0～P4共70根引脚。这些引脚一般与其它外围设备模块引脚复用，所以在某些应用场合不是所有GPIO引脚都能使用。 　　1．数字I/O端口　　LPC1700嵌入式处理器采取以下方法加速GPIO端口的操作速度：GPIO寄存器被安排在外设AHB总线寻址空间，以实现高速的I/O时序；屏蔽寄存器允许将某些端口位作为一组进行操作，而其它位不变；所有GPIO寄存器都可按字节、半字和字寻址；整个端口值可用一条指令写入；GPIO寄存器可由GP DMA进行访问。　　其它特性还包括：位电平置位和清零寄存器允许用一条指令置位清零一个端口的任意位；所有GPIO寄存器支持Cortex-M3 位带操作； GPIO寄存器可由GPDMA控制器进行访问，允许对GPIO进行DMA数据操作，使之与DMA请求同步；单个端口的方向可控制；所有I/O口在复位后默认为上拉输入。 　　2．中断信号产生端口　　LPC1700端口0和端口2的每根引脚都可以产生中断信号。每个中断信号可编程设置为上升沿触发、下降沿触发或脉冲触发。每个使能的中断可作为唤醒信号，用于把某个模块从省电模式中唤醒。用户软件通过操作GPIO寄存器，可以挂起上升沿中断、下降沿中断和GPIO总中断。边沿检测是异步的，因此可以在没有时钟的情况下(例如掉电模式)操作。由于这种特性，就无需电平触发中断。　　端口0和端口2的中断信号与VIC的外部中断3共享同一个中断通道。 4.1.2 应用场合　　通用输入/输出端口GPIO引脚可以用于驱动LED或其它指示设备，用于控制片外设备，用于探测数字输入信号和检测电平跳变，还可以用于唤醒某个在省电模式中的外围模块。 4.1.3 引脚描述　　GPIO引脚描述如表4.1所示。 　　表4.1 GPIO引脚描述 4.1.4 寄存器描述　　由于LPC1700嵌入式处理器要求与基于ARM7内核的LPC2300系列产品相兼容，故该处理器只实现了5个32位通用I/O端口中的部分通用引脚功能。具体细节见“引脚功能选择寄存器”章节。　　表4.2的GPIO地址映射寄存器反映了所有GPIO口可用的增强型GPIO特性(快速GPIO特性，局部总线可访问寄存器)。这些寄存器位于AHB总线寻址空间，以便进行高速的读写时序。它们支持字节、半字和字的不同大小的数据访问。屏蔽寄存器允许访问一个GPIO端口的一组位，而不影响其它位。 　　表4.2 GPIO寄存器地址映射表 　　表4.3 GPIO中断寄存器地址映射特性 1．GPIO端口方向控制寄存器(FIO[0/1/2/3/4]DIR-0x2009C0[0/2/4/6/8]0)　　该32位寄存器用于控制已配置为GPIO的引脚的输入/输出方向。在实际应用中应根据引脚的功能正确设置其输入/输出方向。快速GPIO端口方向控制寄存器的特征如表4.4所示。 　　表4.4 快速GPIO端口方向控制寄存器的特征 　　表4.5 快速GPIO方向控制8位和16位寄存器 续表 2．GPIO端口输出置位寄存器(FIO[0/1/2/3/4]SET-0x2009C0[1/3/5/7/9]8)　　该寄存器用于在GPIO的输出引脚产生高电平输入。对应位写1，则对应引脚输出高电平，写0无效。如果引脚被配置位为输