CPLD FPGA控制系统设计 周京华 第1章新.pptVIP

CPLD FPGA控制系统设计 周京华 第1章新.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
CPLD/FPGA控制系统设计 北方工业大学机电工程学院自动化系 周京华 第1章 可编程逻辑器件概述 本章要点 ???可编程逻辑器件的发展 ???可编程逻辑器件的基本分类及结构、特点 ???CPLD和FPGA的选择与应用比较 1.1 可编程逻辑器件的发展 可编程逻辑器件(Programmable Logic Device,PLD)是专用集成电路(Application Specific Integrated Circuit,ASIC)的一个重要分支,是厂家作为一种通用型器件生产的半定制电路,用户可通过对器件编程来实现所需要的逻辑功能。 目前,应用最广泛的PLD主要是现场可编程门阵列(Field Programmable Gate Array,FPGA)和复杂可编程逻辑器件(Camplex PLD,CPLD)。 20世纪70年代中期,出现了可编程逻辑阵列 (Programmable Logic Array,PLA)器件。 20世纪70年代末,美国NMI公司(单片存储器公司)率先推出可编程阵列逻辑(Programmable Array Logic,PAL)器件 。 20世纪80年代初,Lattice公司最先发明了通用阵列逻辑(Generic Array Logic,GAL)器件。 20世纪80年代中期,A1tera公司推出了可擦除可编程逻辑器件(Erasable PLD,EPLD) 现场可编程门阵列(FPGA)是Xilinx公司在1985年首家推出的,它是一种新型的高密度PLD 。 20世纪80年代末,复杂可编程逻辑器件(CPLD)由Lattice公司提出。 20世纪末,出现了片上可编程系统(System On a Programmable Chip,SOPC)器件。 1.2 可编程逻辑器件的基本分类 从可编程逻辑器件的发展过程来看,各大公司的可编程逻辑器件层出不穷,但是可编程逻辑器件的命名十分不规范。 一般来说,设计人员经常按照可编程逻辑器件的配置、原理等来进行分类。 1.2.1 按配置分类 按照芯片断电后信息是否丢失,PLD被划分为非易失性PLD和易失性PLD两大类。 非易失性PLD的内部编程元件是或Flash Memory,它们的显著优点是系统断电后用户定义的芯片功能不会丢失,芯片的编程配置信息仍旧保留在PLD中,上电后芯片能够不受影响地继续可靠工作。 易失性PLD采用SRAM作为其编程元件。基于门阵列组合、通过查找表LUT完成数字逻辑功能、编程元件为SRAM的高密度易失性PLD称为FPGA。 1.2.2 按原理分类 从器件内部构成原理上来看,可以将PLD按结构原理划分为阵列型PLD和现场可编程门阵列FPGA两大类。 (1)阵列型PLD 其逻辑实现功能主要由与门阵列和或门阵列组成,进行编程操作主要通过修改内部电路的逻辑功能来实现。 (2)现场可编程门阵列FPGA FPGA器件的基本结构是一种门阵列,它能够有效地实现各种大规模的逻辑函数。 1.3 CPLD的基本结构及特点 1.3.1 CPLD的基本结构 在CPLD的应用中,Altera公司的MAX7000系列器件具有一定典型性,本章以此为例介绍CPLD的结构。 1.MAX7000系列器件结构 MAX7000结构中包含有5个主要部分,即逻辑阵列块(LAB)、宏单元、扩展乘积项(共享和并联)、可编程内连线阵列(PIA)和I/O控制模块。 (1)逻辑阵列块(LAB) 一个LAB由16个宏单元的阵列组成。MAX7000主要是由多个LAB组成的阵列以及它们之间的连线构成,如图1-1所示。 (2)宏单元 MAX7000系列中的宏单元由3个功能块组成:逻辑阵列、乘积项选择矩阵和可编程寄存器,它们可以被单独地配置为时序逻辑和组合逻辑工作方式。 (3)扩展乘积项 大部分逻辑函数能够用每个宏单元中的5个乘积项实现,但更复杂的逻辑函数需要扩展乘积项。

您可能关注的文档

文档评论(0)

118压缩包课件库 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档