EDA技术与CPLD FPGA开发应用简明教程 978--302-15639-0 第5章EDA课件新.pptVIP

方法2：使用PROCESS语句 ARCHITECTURE ART2 OF DECODER IS BEGIN PROCESS(INP) BEGIN OUTP=(OTHERS=‘1’) --对输出所有位全赋0 OUTP(COVN_INTEGER(INP))=‘1’ --仅对其中的一位赋值 END PROCESS； END ART2 3. 8-3线优先编码器 下面我们用三种方法设计8-3线优先编码器。 8-3线优先编码器，输入信号为y0、y1、y2、y3、y4、y5、y6和y7，输出信号为OUT0、OUT1和OUT2。输入信号中y0的优先级别最低，依次类推，y7的优先级别最高。 【例5.1.3】 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY ENCODER IS PORT (y0，y1，y2，y3，y4，y5，y6，y7：IN STD_LOGIC； OUT0，OUT1，OUT2：OUT STD_LOGIC)； END ENCODER； 2.时序进程 时序进程是指负债状态机运转和在时钟驱动下负债状态转换的进程。状态机是随外部时钟信号，以同步时序方式工作的。因此状态机中必须包含一个对工作始终信号敏感的进程，作为状态机的“驱动泵”，这就是时序进程。一般情况下，时序进程可以