EDA技术综合应用实例与分析 谭会生 第6－12章 第7章 综合计时系统的设计与分析新.pptVIP

第7章 综合计时系统的设计与分析 7.1 系统设计要求 7.2 系统设计方案 7.3 主要VHDL源程序 7.4 系统仿真/硬件验证 7.5 设计技巧分析 7.6 系统扩展思路 7.1 系统设计要求 设计一个综合性的计时系统，要求能实现年、月、日、时、分、秒及星期的计数等综合计时功能，同时将计时结果通过15个七段数码管显示，并且可通过两个设置键，对计时系统的有关参数进行调整。具体系统功能面板如图7.1所示。 7.2 系统设计方案 7.2.1 综合计时电路的设计 根据系统的设计要求，综合计时电路可分为计秒电路、计分电路、计时电路、计星期电路、计日电路、计月电路、计年电路等7个子模块，这7个子模块必须都具有预置、计数和进位功能，设计思想如下： (1) 计秒电路：以直接输入或由分频器产生的秒脉冲作为计秒电路的计数时钟信号，待计数至60瞬间，进位，计分电路加1，而计秒电路则清零并重新计秒。 (2) 计分电路、计时电路：其设计思想与计秒电路类似。 (3) 计星期电路：将计时电路产生的进位脉冲信号作为计星期电路的计数时钟信号，待计数至7瞬间，计星期电路返回1重新开始计数。 (4) 计日电路：将计时电路产