EDA技术教程 梁勇 王留奎 第2章 硬件描述语言VHDL新.pptVIP

第2章 硬件描述语言VHDL 2.1　VHDL简介 2.1.1　VHDL的发展及特点 2.1.2　传统设计与VHDL设计对照 2.2　VHDL程序的基本结构 2.2.1　VHDL程序的基本单元与构成 2.2.2　实体 2.2.3　结构体 2.2.4　库、程序包和配置 2.3　VHDL的语法要素 2.3.1　VHDL的文字规则 2.3.2　VHDL的数据对象 2.3.3　VHDL的数据类型 2.3.4　运算操作符 2.4　VHDL结构体的描述方式 2.4.1　顺序描述语句 2.4.2　并行描述语句 2.4.3　属性描述语句 VHDL语言常用的数据对象为常量（Constant）、信号（Signal）、变量（Variable）。 2.3.2　VHDL的数据对象 1．常量 常量在设计描述中保持某一规定类型的特定值不变。 2．信号 信号用于声明内部信号，而非外部信号（外部信号对应为in，out，inout，buffer），它在元件之间起互连作用，可以赋值给外部信号。 3．变量 变量只在给定的进程中用于声明局部值或用于子程序中。 表2.2 VHDL语言数据对象定义位置和作用范围 上面两种场合下，均可存在 全局 常数 process，function，procedure 局部 变量 architecture，package，entity 全局 信号 定义