交换原理与技术 刘增基 鲍民权 邱智亮 第7章v1新.pptVIP

路由器输入链路速率的不断提高，给缓存器提出两个要求：读写速率高和存储容量大。 输入链路速率为40G/s，分组长度为40字节时，存储器读写一个分组的时间是4ns。 缓存器的容量要能满足网络内拥塞控制机制的要求：互联网中源端对于拥塞控制的响应时间为端到端往返时间RTT。设路由器输入链路的速率为R，在此期间，路由器收到的比特数可能会达到R×RTT。为防丢失，缓存器容量应为R×RTT。当R=40G/s，RTT=0.25s时，需要缓存器容量为1.25G字节。 SRAM速率快、容量小，DRAM容量大、速率低。 * 7.5.4 线速缓存技术 对DRAM数据线并行扩展时，不同的DRAM块地址总线是相同的。图中一次向一个地址要读写320字节的数据。一次有可能向DRAM块中写入两个分组。但如果两个分组要写入两个队列，就不能使用一个地址。为解决这一问题，需要采用DRAM/SRAM混合结构。 * DRAM的并行读写 通过对多块DRAM的并行读写，可以提高DRAM的读写速率。 * SRAM/DRAM混合结构 SRAM和DRAM都分为Q个队列，SRAM与DRAM之间的数据宽度b=2RT 。 使用混合结构，可以分队列存储分组。SRAM可线速读写，用来暂存分组，输入的分组先写入SRA