数字逻辑原理与应用 郭军 第8章新.pptVIP

* * * * * * * * * * * * * * * * * 图8.15 布局图示例 8.3.4 模拟仿真 通常在将用户设计的逻辑下载到具体器件之前，为了检查设计的结果是否正确，通常可以通过计算机软件进行模拟，检查其设计结果是否与设计要求相符。利用ISE开发环境中的ModelSim模拟仿真软件可以分析逻辑电路的功能特性和时间特性，。 1.功能特性模拟 第一步，选择Project → New Source，建立测试文件。 第二步，在对话框，选择Test Bench Waveform 类型。 第三步，点击Next、Finish。 第四步，编辑源文件输入波形，如图8.16示例。 图8.16 测试文件示例 第五步，双击Generating the Expected Responses，观察模拟结果，如图8.17。 图8.17 模拟结果 2.时间特性模拟 第一步，在top.tbw窗口，双击Simulate Post-Place and Route VHDL Model 第二步，点击Launch ModelSim，将其与设计关联。 第三步，观察模拟结果，如图8.18示例。 图8.18 时间特性模拟示例 8.3.5 器件编程 用硬件描述语言描述的逻辑电路，必须通过计算机软件对其进行编译，将描述转换为符合器件特点的文件格式，最终形成俗称的烧录文件，下载到CPLD/FPGA器件中去。因此，下载前必须将编程器或开发板与宿主开发机正确连接，有时还需要专门的烧录软件支持。 不同开发环境和目标板的烧录方法不尽相同，要严格按照相应的技术指南操作，否则最终的电路不能正常工作。 在线教务辅导网： 更多课程配套课件资源请访问在线教务辅导网 * * * * * * * * * * * * * * * * * * * * * * 第8章 复杂可编程逻辑器件 8. 1 复杂可编程逻辑器件CPLD CPLD主要由可编程的逻辑宏单元（Logic MacroCell, LMC）和围绕这些宏单元的可编程互联矩阵组成，图8.1是Altera公司的MAX7000系列CPLD的结构图。 图8.1 CPLD结构图 1. 逻辑阵列块（LBA） LBA能够完成各种复杂的逻辑功能，通过PIA将输入、I/O和宏单元连接起来。 2. 宏单元（Macrocell） 宏单元包括3个功能模块：逻辑阵列、乘积项选择矩阵和可编程寄存器，如图8.2。 图8.2 宏单元结构图 3. 扩展乘积项 扩展的乘积项通过与其他宏单元相联，可以实现更加复杂的逻辑功能。主要有2种控制方式：共享扩展乘积项，图8.3；并联扩展乘积项，图8.4。 图8.3 共享扩展乘积项 图8.4 并联扩展乘积项 4. 可编程互联阵列（PIA） PIA是连接LAB、I/O引脚的可编程互联总线，信号通过PIA连接到LBA，才能实现逻辑功能，其原理如图8.5所示。 图8.5 PIA原理 5. I/O控制块 每个引脚的输入、输出和双向特性由I/O控制块编程确定，每个引脚还可以连接到地、Vcc或配置成高阻态。如图8.6。 图8.6 I/O控制块结构 8. 2 可编程门阵列FPGA 可编程门阵列（PGA）也称现场可编程门阵列（FPGA），它和ROM、PLA、PAL、GAL的主要区别是：PGA内部不受“与－或”阵列结构的限制，可以对分布在PGA芯片内部的“可编程逻辑单元”矩阵进行“编程”和“互连”，以实现复杂的逻辑功能；它还可以对分布在芯片四周的“可编程输入输出单元”进行“编程”和“连接”，实现各种输人输出方式。因此PGA具有很高的集成度和很大的灵活性。 图8.7是可编程门阵列的结构图。 图8.7 PGA结构示意图 可编程门阵列主要由4个部分组成： （1）可编程逻辑宏单元（configurable logic block，CLB）。 （2）可编程输入输出宏单元（input／output block，IOB）。 （3）互联资源。 （4）重构逻辑的程序存储器。 下面以XC3090为例，对PGA的几个组成部分作一介绍。 1．可编程逻辑单元（CLB） 如图 8.8所示。其中功能块可以有3种构成方式： （1）可构成两个独立的逻辑子块，每个子块最多可有4个变量输入，即从A～E、Qx、Qy中进行选择 （2）可构成一个单输出、5变量输人的功能块，此时F=G。 （3）可实现7变量输人、单输出组合逻辑，其中一个变量用来对上、下两功能子块的进行选择。