《投币电话机amp;Multisim仿真》.doc

上 海 电 力 学 院 课题名称 投币电话控制器 课题代码 216 院（系） 专 业 电气工程及其自动化 班 级 学 生 时 间 指导教师签名： 教研室主任（系主任）签名： 一．设计目的 1.了解并掌握电子电路的一般设计方法，具备初步的独立设计能力。 2.通过查阅手册和文献资料，进一步熟悉常用电子器件的类型和特性，并掌握合理选用的原则；进一步掌握电子仪器的正确使用方法。 3.学会使用EDA软件Multisim对电子电路进行仿真设计。 4.初步掌握普通电子电路的安装、布线、调试等基本技能。 5.提高综合运用所学的理论知识独立分析和解决问题的能力，学会撰写课程设计总结报告；培养严肃认真的工作作风和严谨的科学态度。 二．设计内容、要求及设计方案 1．任务 设计并制作1个投币电话控制器。 2．基本要求 1）通话时间规定为3 min，即每投入一次通话硬币可通话一个计时单元（3 min）。 2）在通话开始时，以绿灯提示。通话结束前20s，以红灯提醒通话者注意时间，并开始用数字显示通话剩余时间，每通话1s，数字自动减1。 3）数字显示为零之前，如不再投币，电话将自动切断，控制器停止工作；如继续投币，通话继续。 3．设计方案 当投有硬币时，秒脉冲发生器开始工作，输出秒脉冲信号。计数器在接收到秒脉冲信号时，通话时间为3分钟，共180秒控制电路在160秒通话期间，绿灯亮，表示一切正常；当超过160秒，控制电路红灯亮，并且脉冲切断，通话也随之切断，显示电路与减法器主要是为最后剩余时间进行倒计时与显示时间。 4．主要元器件(参考) 包括： 74192，7400，R3240R6C红，R3240G6C绿，单刀双掷开关，555，电阻和电容若干，七段数码管 ，等等。 三．设计 1.秒触发器 用555定时器组成的多谐振荡如图1-1所示。接通电源后，电容C被充电，当vc上升到时，使v0为低电平，同时放电三极管T导通，此时电容C通过R2和T放电，vc下降。当vc下降到时，v0翻转为高电平。电容C放电所需的时间为: 当放电结束时，T截至，Vcc将通过R1和R2向电容器C充电，vc由上升到所需时间为: 当vc上升到时，电路又翻转为低电平。如此周而复始，于是，在电路的输出端就得到一个周期性的矩形波，其振荡频率为 555组成的多谐振荡器可以用作各种时钟脉冲发生器,因此设计电路是由555触发器组成多谐振荡器，如图1-2，该电路的输出脉冲周期为T=0.7（R1+2R2）C。若T=1s，令C=68μF，R2=5.03kΩ，R1=11kΩ，使输出脉冲周期为1s。 仿真模型如图1-2所示 示波器图像为 T=1s 2. 计数器 计数器选用汇总规模集成电路74LS192进行设计较为简便，74LS192是十进制可编程同步加锁计数器，并具有直接清零、置数、加锁计数功能。 下图是74LS192外引脚及时序波形图 图中:引脚11为置数端，引脚5 UP为加计数端，引脚4 DOWN为减计数端，引脚12 CO为非同步进位输出端，引脚13 BO为非同步借位输出端，A、B、C、D为计数器输入端,引脚14 CLR为清除端，QA、QB、QC、QD为数据输出端。 其功能表如下： 输 入 输 出 CLR LOAD UP DOWN D C B A QD QC QB QA 1 0 0 0 0 0 0 D c b a d C b a 0 1 1 加计数 0 1 1 减计数 计数器在预置数的基础上完成加计数功能，当加计数到9时，UP端发出进位下跳变脉冲，若时钟脉冲加到DOWN端，且UP=1,则计数器在预置数的基础上完成减计数功能，当减计数到0时，BO端发出借位下跳变脉冲。 由74LS192构成180进制递减计数器如下图所示：U1初始状态为0001，U2初始状态为0111,U3初始状态为1001. 它的计数原理是：只有当低位BO端发出借位脉冲时，高位计数器才作减计数。当高、低位计数器处于全为零，且DOWN为0时，置端CLR=0，计数器完成并行置零，在BO端的输入时