AlteraFPGA开发流程.pptVIP

第3章 Altera FPGA开发流程 3.1 Quartus II 软件功能与特点 3.2 Quartus II 软件安装与授权 3.3 Quartus II 软件用户界面 3.4 Quartus II 软件开发流程 3.5 Quartus II 实例讲解 3.5.1 设计输入 3.5.2 设计综合 3.5.3 布局布线 3.5.4 仿真 3.5.5 编程与配置 3.6 Altera 的IP工具 3.6.1 IP的概念和Altera的IP 3.6.2 使用Altera的基本宏功能 3.6.3 使用Altera的IP核 支持多时钟定时分析、LogicLock 基于块的设计、SOPC（单芯片可编程系统），内嵌SignalTap II逻辑分析仪、功率评估器等高级工具 易于管脚分配和时序约束 强大的 HDL 综合能力 包含 MAX+PLUS II的 GUI，易于 MAX+PLUS II 的工程平稳过渡到 Quartus II 开发环境 对于 Fmax 的设计具有很好的效果 支持 Windows、Solaris、Hpux、Linux 等多种操作系统 第三方工具如综合、仿真等的链接 编译速度不断提升，提高设计效率 3.2 Quartus II 软件安装与授权 一、标题栏 标题栏主要显示当前工程路径和程序名。 二、菜单栏 菜单栏主要由文件File、编辑Edi