数字电路后端的式验证方法研究及应用.pdfVIP

摘要 摘要 随着集成电路设计领域的发展，芯片集成度越来越高，功能越来越强大，验证 的地位也越来越高。其中形式验证中的等价性检查贯穿于整个后端设计流程之中。 有代码与综合后网表之间的验证等价性检查；综合后的网表与布局布线后设计之 间的等价性检查。论文描述了数字电路后端验证的发展和流程。研究了等价性检 查的方法，包括组合电路检查方法、时序电路检查方法。 论文通过macphyld．器速加了备准先首查检。查检性价等了成完块模器速加 模块RTL代码与网表的信息。加速器网表的面积，RTL代码标准库 (startlib9t)中各个模块的面积、数量等参数。 lphvt 其次完成了模块验证流程。1．由准备过程产生流程与编译脚本，等价性检查在 操作系统linux底下的目录。2．由抽取过程从加速器模块RTL代码中得到需要编译 的代码，并且产生编译脚本。3。在编译过程中检查RTL代码与网表，并且得到要 进行比较的gat文件。4．在比较过程中加上约束，给各个状态机赋输入与状态初值， 查看下一状态与输出值。 最后加速器模块有5000个输出不等价，有8000个下一状态不等价。由信号 连接错误产生的不