山东建筑大学出租车计价器电路设计.doc

目 录 目 录 0 摘 要 1 1.设计目的和要求 2 2.设计原理 3 3.设计内容 5 3.1分频器 5 3.2计数器 6 3.3里程计数器 7 3.4计费模块 8 3.5译码显示 8 结论及致谢 9 参考文献 10 附录 11 摘 要 随着EDA技术的高速发展，电子系统的设计技术和工具发生了深刻的变化，大规模可编程逻辑器件CPLD／FPGA的出现，给设计人员带来了诸多方便。利用它进行产品开发，不仅成本低、周期短、可靠性高，而且具有完全的知识产权。利用Verilog HDL语言 本设计采用Verilog HDL硬件描述语言探讨了出租车自动计费电路的设计思路和功能模块划分。然后，初步探讨了电路逻辑综合的原理，该软件对出租车自动计费电路进行了逻辑综合。最后，使用EDA实验开发系统进行电路的下载和验证。验证结果表明设计的出租车自动计费电路完成了预期的功能。 1.设计目的和要求 出租车计价器电路设计要求：设计一个出租车计价器，该计价器计费系统技术, 它将会实现计数的功能，并且通过外围的电路把所实现的功能实现出来。 2.设计原理 以下为硬件电路的结构简图： 各模块的组成和原理： （1）时钟控制模块，此模块是555电路所构成的。 （2）下载电路模块，此模块主要由下载线组成。 作用：使PC机中编写的Verilog HDL语言的程序下载到CPLD芯片中，使电路实现所需的功能。 （3）开关模块：该模块的作用是用于电路的输入的信号。主要有三个开关以及三个限流电阻,电源构成。 （4）动态显示模块: 此模块由六个数码管和三个二极管所构成，三个二极管起到限制电流的作用，使得流到数码管的电流适当，防止数码管中的电流过大，而使得数码管损坏。数码管将计费、等待时间和里程动态的显示出来。 以下为软件结构简图： 各模块的功能： 由555触发电路产生时钟信号并输入。 （1)分频器：将时钟信号进行分频。 （2) 计数器：将按钮产生的脉冲转化为一种标志信号。 （3) 里程计数器：在等待信号未作用时，来一个时钟脉冲信号，里程值加1。该模块还包含一个路程计费标志的小模块，输出一个路程计费的信号。 (4）车费计数器：起步均价6元，并在车行驶3公里后以每公里1.6元计费，当计费器达到或超过20元时，每公里加收50%的车费，车辆停止和暂停时不收费。计价范围：0—999.9元，计价分辨率：0.01元；计程范围：0—99公里，计程分辨率：0.01公里。 (5）译码显示：实现将车费计数模块、等待状态模块和里程计数模块输出的BCD码转换成七段码输出。 3.设计内容 在本设计中采用的是自顶向下的设计方法，首先从系统功能设计开始，对系统高层模块进行行为描述和功能仿真.系统的功能验证完成后，将抽象的高层设计自顶向下逐级细化，直到与所用可编程逻辑器件相对应的逻辑描述。 在本设计中，具有5个模块： (1)分频器：将时钟信号进行分频。 (2) 计数器：将按钮产生的脉冲转化为一种标志信号。 (3) 里程计数器：在等待信号未作用时，来一个时钟脉冲信号，里程值加1。该模块还包含一个路程计费标志的小模块，输出一个路程计费的信号。 (4）车费计数器：起步均价6元，并在车行驶3公里后以每公里1.6元计费，当计费器达到或超过20元时，每公里加收50%的车费，车辆停止和暂停时不收费。计价范围：0—999.9元，计价分辨率：0.01元；计程范围：0—99公里，计程分辨率：0.01公里。 （5）译码显示：实现将车费计数模块、等待状态模块和里程计数模块输出的BCD码转换成七段码输出。 下面具体介绍各个部分的设计。 3.1分频器 （1）实物图 图3.1分频器的实体图 CLK0：输入555脉冲信号 FOUT：输出脉冲 （2）波形仿真 从该波形图可以看出输入脉冲的频率是输出脉冲的频率的五倍。 3.2计数器 （1）实物图 图3.2计数器的实体图 AJ:输入的按键信号 BZ:输出的标志信号 （2）波形仿真 从该波形图可以看出在输入的按键信号下降沿来临时输出的标志信号取反，且刚开始为低电平。 3.3里程计数器 （1）实物图 图3.3.1里程计数器的实体图 图3.3.2路程计费标志的实物图 （2）波形仿真 可以看出在SS有效时，LC开始计数，在WR高电平时LC等待计数，直至WR为低电平时再次计数。 3.4计费模块 （1）实物图 图3.4计费模块的实物图 3.5译码显示 （1）实体图 图3.5译码显示的实体图 （2）波形仿真 符合七段显示。 结论及致谢 EDA技术已经成为电子设计的重要工具，并且应用于电子设计的各个方面。CPLD作为一种顺应EDA发展潮流的设计方法，得到了迅速的发展。使用CPLD可以用于复杂数字逻辑电路和系统的总体仿真、子系统仿真和具体电路综合等各个设计阶段。随着个人电脑平台上的EDA工具的发展，个人电脑