DDRⅡ内存技术简介.docVIP

随着CPU前端总线带宽的提高和高速局部总线的出现，内存带宽成为系统越来越大的瓶颈。目前处于主流DDR I技术已经发展到极至，受其架构的限制，DDR I的速度已经很难再有所提升，因此各种新的内存解决方案应运而生。其中作为DDR I的正式接班人的DDRⅡ，自推出以来就受到大家的关注。虽然DDR II的规格和产品都已经推出，但面对DDR I以及其它的内存解决方案，DDRⅡ的优势何在？其路在何方呢？ 一、解读DDRII 由于DDRII是在DDR-I的基础之上发展而来的，所以谈到DDRII，我们先简单说说DDR-I。DDR-I全名为Double Data Rate SDRAM ，简称为DDR，也称SDRAM Ⅱ，是SDRAM的更新产品。虽说DDR的核心建立在SDRAM的基础上，但在速度和容量上有了提高。首先，它使用了更多、更先进的同步电路。其次，DDR使用了Delay-Locked Loop (DLL，延时锁定回路)来提供一个数据滤波信号。当数据有效时，存储器控制器可使用这个数据滤波信号来精确定位数据，每16位输出一次，并且同步来自不同的双存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍。至于地址与控制信号则与传统SDRAM相同，仍在时钟上升沿进行传输。此外，传统SDRAM的DQS接脚则用来在写入数据时做数据遮罩用。由于数据、数据控制信号与DM同步传输，不会有某个数据传输较快，而另外的数据传输较慢的skew以及FlightTime不相同的问题。此外，DDR的设计可让内存控制器每一组DQ/DQS/DM与DIMM上的颗粒相接时，维持相同的负载，减少对主板的影响。在内存架构上，传统SDRAM 属于×8组式，即内存核心中的I/O寄存器有8位数据I/O，但对于×8组DDR SDRAM而言，内存核心中的I/O寄存器却是16位的，即在时钟信号上升沿时输出8位数据，在下降沿再输出8位数据，一个时钟周期总共可传输16位数据。为了保持较高的数据传输率，电气信号必须要求能较快改变，因此，DDR改为支持电压为2.5V的SSTL2信号标准。尽管DDR的内存条依然保留原有的尺寸，但是插脚的数目已经从168Pin增加到184Pin了。 由于DDR-I架构的局限性，当频率达到400MHz后，就很难再有所提升，所以很快就推出了DDR-Ⅱ。相对来说，作为DDR的接班人的DDR-Ⅱ在总体仍保留了DDR-I的大部分特性，相对DDR-I的设计变动并不大，主要进行了以下几点改进： 1、改进针脚设计 虽说DDR-Ⅱ是在DDR的基础之上改进而来的，外观、尺寸上与目前的DDR内存几乎一样，但为了保持较高的数据传输率，适合电气信号的要求，DDR-Ⅱ对针脚进行重新定义，采用了双向数据控制针脚，针脚数也由DDR的184Pin变为240Pin(注：DDR-II针脚数量有200Pin、220Pin、240Pin三种，其中240Pin的DDR-Ⅱ将用于桌面PC系列。) 2、更低的工作电压 由于DDR-II内存使用更为先进的制造工艺（DDRII内存将采用0.09微米的制作工艺，其内存容量可以达到1GB到2GB，而随后DDRII内存将会在制造上进一步提升为更加先进的0.065微米制作工艺，这样DDRII内存的容量可以达到4GB。）和对芯片核心的内部改进，DDRII内存将把工作电压降到1.8V，这就预示着DDRII内存的功耗和发热量都会在一定程度上得以降低：在533MHz频率下的功耗只有304毫瓦（而DDR在工作电压为2.5V，在266MHZ下功耗为418毫瓦）。不过降低工作电压也来了一个问题：在DDR2初始的200-266MHz的时钟速度上，当模块中组装了32个DRAM芯片时，由于DDR2的核心电压只有1.8V，使得DDR2的边沿斜率比DDR慢。边沿斜率降低的结果是：同一个更高的电压信号相比，电压信号上升时间加长，这加大了制造上的难度。 3、更小的封装 目前DDR内存主要采用TSOP-Ⅱ封装,而在DDRⅡ时代，TSOP-Ⅱ封装将彻底退出内存封装市场，改用更先进的CSP（FBGA）无铅封装技术，它是比TSOP-Ⅱ更为贴近芯片尺寸的封装方法，并且由于在晶圆上就做好了封装布线，在可靠性方面可以达到了更高的水平。DDR II将有两种封装形式，如果数据位宽是4bit/8bit，则采用64-ball的FBGA封装，数据位宽是16bit，则采用84-ball的FBGA封装。 4、更低的延迟时间 在DDR2中，整个内存子系统都重新进行了设计，大大降低了延迟时间，延迟时间介于1.8ns到2.2ns之间（由厂商根