用于物理综合地布线估计算法.pdf

合时无法准确知道延时信息的问题。综合工具得到的都是上一次综合后的设计经过 布局布线后的延时信息，这时综合工具可以判断其是否达到要求。但是由于连线的 面积和延时都占据主导地位，因此电路的不同部分的实现选择之间相互影响，只要 对某部分的电路进行了调整，就不能置信于上一次的布局布线后提取的延时信息 了，要取得准确的延时信息就必须重新进行布局布线。这样的迭代式实现方式十分 不利于实现电路的优化和选择。后端物理设计工具不能够理解设计意图，因此不具 备完整的电路结构优化的能力。因此电路的性能在物理设计阶段不可能有很大提 高。 综合过程必须要从以标准单元为中心的方法，转变到以连线为中心的方法上 来，不同标准单元的选择，只是为了实现不同的布线结构。根据深亚微米设计的特 点，采用在综合时实时估计单元布局布线的方法来指导综合的过程，这种估计方法 是根据布线在网格内的集合效应估计需要的布线资源的，因此称为基于网格的布线 估计算法（Grid Based Wire Estimate, GBWE）。由于采用了快速的估计算法，这种 伴随式的布局布线不拘泥于现有的布线算法，只是用于估计布线资源的利用率和连 线延时，既与标准的布局布线工具保持了结果的相似性，又能快速的得到估计结果。 因为能够实时的得到准确的延时估计，综合工具就能及时的根据估计结果合理的选 择电路结构、进行各种优化工作。本文提出的基于网格的布线估计算法，其拥塞系 数是在专门的伴随布局过程得的.通过局部化的单元布局过程和受控制的拥塞传播 算法，就可以得到稳定精确的拥塞系数。由于基于网格的布局算法综合了各种布局 算法的特点，并且抑制了某些不确定因素的影响，因此得到的拥塞系数并不像通过 普通的布局布线过程得到的拥塞系数一样容易受到特定布局结果的影响。这些拥塞 系数可以较好的表示模块的布线能力。根据统计结果，可以得到特定工艺的拥塞程 度和布线长度与单元距离之间的统计模型。根据这些模型，通过静态时序分析工具 可以估计每一条路径上的延时，然后用得到的结果继续指导逻辑优化过程。本文详 细分析了 GBWE 算法及其在综合过程中的应用，并且给出了与其他物理综合方法 的比较结果。 关键字：网格 布线估计 物理综合算法 布局 拥塞 II Abstract Logic synthesis is the milestone of the modern digital chip design. The synthesis tools take the circuit design from the schematic era into the logic description era. Two critical factors make the synthesis tools succeed, the first is the embedded, increased, static timing analyze engine, the second is the timing driven synthesis engine, which including choosing the logic circuit structure in the technology independent stage and choosing the logic cells in the technology dependent stage. The embedded timing engine must correctly deal with the cell delay model; interconnect delay model and constraint management. The good timing analyze result is dependent on the accurate timing model, the parasitic parameter model and the analysis computer engine. T