高k栅介质MOS器件模型和制备工艺的研究.pdf

摘 要 随着金属氧化物半导体（MOS ）器件尺寸的缩小，栅极漏电急剧增加，导致器 件不能正常工作。为了降低超薄栅介质MOS 器件的栅极漏电，需采用高介电常数（高 k ）栅介质代替SiO2 。铪（Hf ）系氧化物和氮氧化物由于具有高的k 值，好的热稳定 性，成为当前高k 栅介质的研究热点。理论方面，现有高k 栅介质MOS 器件隧穿电 流解析模型主要用于 1V 以上的区域，拟合参数较多；实验方面，Hf 系氧化物的预 处理工艺研究较少；HfTi 氧化物和氮氧化物研究主要集中于HfTiO 材料、Ti 的含量、 材料的微结构等方面，对于HfTiO 等和Si 接触的界面特性研究较少。针对这些问题， 本文从理论和实验两方面开展了研究工作，具体内容分为三部分：隧穿电流模型研 究，Hf 和HfTi 氧化物和氮氧化物高k 栅介质MOS 器件制备和电特性研究，以及高 k 栅介质MOSFET 阈值电压模型和亚阈特性研究。 对于隧穿电流模型研究，主要采用了两种方法：自洽解方法和解析方法。采用 自洽解方法对超薄栅介质MOS 器件各子带的能级、Si 表面电荷面密度和隧穿电流进 行了计算和仿真，模拟结果与实验结果吻合较好。同时也仿真了隧穿电流随衬底掺 杂浓度和氧化层厚度的变化，发现低偏置时隧穿电流随衬底掺杂浓度增加而减小； 高偏置时，掺杂浓度对隧穿电流影响很小；而隧穿电流与栅介质厚度关系极大。隧 穿电流解析模型分为耗尽/反型状态和积累状态隧穿电流模型：（1）在表面势解析模 型基础上，通过将多子带等效为单子带，建立了一个拟合参数少的高k 栅介质 MOS 器件在耗尽/反型状态下的隧穿电流解析模型，模拟结果与自洽解结果，Si N 、HfO 3 4 2 作为栅介质以及 HfO /SiO 叠层栅介质的实验结果均符合较好，计算时间较自洽解方 2 2 法大大缩短，模型具有一定特色。（2 ）建立了高k 栅介质MOS 器件在积累状态的隧 穿电流模型。采用此模型模拟了 SiO 、HfSiON 介质和叠层介质 MOS 器件的隧穿电 2 流，模拟结果和实验结果符合较好。针对 MOS 存储器，首次设计了一个具有 U 型 氮分布和类 SiO /Si 界面的三层高 k 栅介质结构——HfON/HfO /HfSiON 结构。该结 2 2 构能形成好的介质/Si 界面，减小栅极漏电，同时解决硼扩散到沟道区的问题。应用 I 积累状态隧穿电流模型对三层高 k 介质结构进行了优化设计。合理选择三层介质中 每一层介质的厚度可以有效抑制栅极漏电。当总的等效氧化物厚度（EOT ）为 2 nm 时，0.3-nm HfON, 0.5-nm HfO 和1.2-nm HfSiON 结构是一个优化的设计。 2 实验研究方面，（1）采用反应直流磁控溅射方法制作了不同表面预处理和不同 淀积后退火处理（PDA ）的HfO2 栅介质MOS 电容。在HfO2 栅介质MOS 电容制备 过程中，首次采用O2 + TCE 表面预处理工艺。对栅极漏电流和应力致漏电（SILC） 的测量分析表明，采用O2 + TCE 表面预处理工艺可以显著减小界面态密度和氧化物 陷阱密度，从而有效减小栅极漏电及应力致漏电的增加。（2 ）采用不同工艺方法制 备了HfTiON 栅介质MOS 电容，研究了器件的电特性和可靠性。首先，共反应溅射 方法制备了HfTiO 栅介质薄膜，然后在NO 、N O 和NH 气体氛围600 0C 退火2 min 。 2 3 电特性研究表明NO 退火形成