微机原理与接口技术第5章存储系统.ppt

2114芯片的主要引脚功能如下： A0～A9：10根地址信号输入引脚。 WE：读/写控制信号输入引脚，当WE为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。 I/O1 ～ I/O4 ：4根数据输入/输出信号引脚。 CS:低电平有效，通常接地址译码器的输出端。 VCC：+5V电源。 GND：地。 主要引脚功能： RAS：行地址选通信号，用于锁存行地址。 CAS：列地址选通信号。 地址总线上先送上行地址，后送上列地址，它们 分别在RAS和CAS有效期间被锁存在锁存器中。 DIN： 数据输入 DOUT：数据输出 EPROM芯片上方有一个石英玻璃窗口，当用一定 波长、一定光强的紫外线透过窗口照射时，所有存储 电路中浮栅上的电荷会形成光电流泄放掉，使浮栅恢 复初态。 一般照射20～30分钟后，读出各单元的内容均为FFH， 说明EPROM中内容已被擦除。 EPROM虽然可以多次编程，具有较好的灵活性，但在整个芯片中即使只有一个二进制位需要修改，也必须将芯片从机器(或板卡)上拔下来利用紫外线光源擦除后重写，因而给实际使用带来不便。 (1) 闪存的主要特点 ① 可按字节、区块或页面快速进行擦除和编程操作，也可按整片进行擦除和编程，其页面访问速度可达几十至200ns； ② 片内设有命令寄存器和状态寄存器，因而具有内部编程控制逻辑，当进行擦除和编程写入时，可由内部逻辑控制操作； ③ 采用命令方式可以使闪存进入各种不同的工作方式，例如整片擦除、按页擦除、整片编程、分页编程、字节编程、进入备用方式、读识别码等； ④ 可进行在线擦除与编程，擦除和编程写入均无需把芯片取下； ⑤ 某些产品可自行产生编程电压(VPP)，因而只用VCC供电，在通常的工作状态下即可实现编程操作； ⑥ 可实现很高的信息存储密度。 存储器工作时，各芯片同时进行相同的操作。在这种方式中，对存储芯片实际上没有选片的要求，只进行数据位数的扩展，而整个存储器的字数(存储单元数)与单个存储芯片的字数是相同的(如本例中两者均为64K)。 在这种连接方式下，地址线的负载数等于芯片数，而数据线的负载数为1。 芯片每个单元中的字长满足，但存储单元数不满足。利用这种方法进行存储器扩展时，只在字的方向上进行扩充，而存储器的位数不变。整个存储器的位数等于单个存储芯片的位数。这种方法将存储器的地址分成两部分，低位地址部分接到各存储芯片作为芯片的片内地址，高位地址部分经过片选译码器译码后送到各存储芯片的片选输入端；各存储芯片的数据线中的对应位连接在一起。 采用字位扩展法，就是既在位方向上进行扩展，又在字方向上进行扩展，如下图所示。 图中的扩展方法是选用8片2K×1位的存储芯片构成2K×8位的存储组(位扩展)，再用8个这样的存储组构成16K×8位的存储器(字扩展)，整个存储器共计用了64片2K×1位的存储芯片。 5.3.2 CPU与主存储器的连接 1、地址线的连接 存储器芯片容量不同，其地址线数也不同，CPU的地址线数往往比存储器芯片的地址线数多。存储器芯片的地址线通常与CPU的低位地址总线相连，寻址时这部分地址的译码是在存储器芯片内部完成的，成为片内部译码。CPU地址线的高位或在存储器扩充时使用或当作片选信号使用。 2、数据线的连接 CPU的数据线数与存储器芯片的数据线数也不一定相等，此时必须对存储器芯片扩位，使其数据位数与CPU的数据线数相等。 (1) 线选法 线选法是将地址总线的高位地址线中某一位直接作为片选信号接至各存储芯片的片选输入端，用低位地址线实现片内寻址。 下图给出了一个采用线选法实现片选控制的示例原理图。 线选法实现片选控制示例 必须注意的是： A19和A18不能同时为0，否则，将会同时选中两个存储芯片，造成访问存储器操作错误。 即在采用线选方式的存储系统中，软件上必须保证在存储器寻址时片选线中只能有一位有效(例如定义为逻辑“0”)，而不允许多于一位的片选线同时有效。否则，将导致存储器操作的差错。 (2) 全译码法 全译码方式就是除了将地址总线的低位地址直接连至各存储芯片的地址线外，将所有余下的高位地址全部用于译码，译码输出作为各存储芯片的片选信号。 采用全译码方式的优点是存储器中每一存储单元都有唯一确定的地址。缺点是译码电路比较复杂(相对于部分译码)。 (3) 部分译码法 所谓部分译码方式就是只选用地址总线高位地址的某几位(而不是全部)进行译码，以产生各个存储器芯片的片选信号。 5.4 外存储器简介 5.4.1 软磁盘存储器系统 SPD芯片(系列参数预置检测)是一块E2PROM，