电荷泵锁相环系设计及噪声分析.pdfVIP

中文摘要 中文摘要 锁相环(Phase--Locked Loop)有很多优良特性，例如倍频、纠正时钟信号占 空比以及消除时钟延迟等。随着通讯技术的飞速发展，对两个信号的相位提出 了更加严格的要求，锁相环设计面临很大挑战，减小相位误差或者相位抖动是 现代锁相环设计的一个关键性的问题。尽管锁相环的结构和功能十分简单，但 根据要求实现起来将会有很多实际困难需要克服，顺利地完成设计即使对一个 优秀工程师来说也是一个很有挑战性的过程。 在锁相环频率合成器中，噪声干扰和杂波边带效应总是最烦人的现象。本 文基于噪声理论主要研究了锁相环的相位噪声问题，采用对单个模块分别加入 噪声的方法，推导出其对理想环路的系统函数产生的影响。 本文的研究从锁相环的应用引入(第一章)，第二章推导了基本的理论，着 重介绍其动态特性，如锁相环的锁定状态、跟踪特性、捕获时间、相位噪声频 谱等等。第三章作为独立章节详细分析了电荷泵锁相环的相位噪声影响。接下 来的第四章具体阐述了电荷泵锁相环的实现过程，最后，在第五章给出了测量 和仿真的结果，并提出了电路设计和修改的一些建议。 本论文中的所有电路均采用SMICO．18urn的CMOS工艺，该工艺具有低功 耗和高频特性，仿真的结果也证实了这一点。 关键字 锁相环， 频率合成器， 电荷泵， 相位噪声 Abstract Abstract Thereareso in as PLL，such aclvantages many multiplyingfrequency，correcting the indock thedistributed ofclock．Withthe duty sigrlal，eliminatingdelay rapid ofcommunication ofthe error development technology，therequirementphase betweentwo becomemuchstricter，PLLis to signal designfacingbigchallenge．How decreasenoise isan ofthe structure phase orjitterurgentproblem，In despitesimple andfunction，the is isdifficultfor excellent processcomplex，it the engineer design tofinishPLL designsuccessfully． Theresearchofthis isconcentratedonPLL noisebecause paper phase phase and are sidebandsthemost with jitter spurious disturbingphenomenafrequen