《数字电子钟论文数字钟论文》.docVIP

数字电子钟论文数字钟论文 基于Multisim 9的数字电子钟设计与仿真 摘 要:数字电子钟广泛应用于各个公共场所,其电路设计的一般方法是连线多而杂,不便于理解其电路构成。利用中规模集成电路,设计了数字电子钟,由于采用了层次电路设计方法,将其分成各个单元电路设计成层次块,最后将各层次块连线成整机电路,连线美观,便于理解各单元电路功能,其整机电路功能也一目了然。 　　关键词:数字电子钟; 层次电路; Multisim 9; 集成电路 　　Design and Simulation of the Digital Electronic Clock Based on Multisim 9 　　LUO Ying-xiang 　　(School of Physics and Electronic Engineering, Chongqing Three Gorges University, Chongqing 404000, China) 　　Abstract:Digital electronic clock is widely used in various public places, the general methods of circuit design make the connection complex, and are difficult to understand construction of the circuit. The digital electronic clock is designed by medium-scale integrated circuits, the hierarchical circuit design method is used to divid various cell-level circuit design into blocks, connect blocks of all levels into the machine circuit. It has artistic connection, and is easy to understand each unit circuit functions. 　　Keywords: digital electronic clock; hierarchical circuit; Multisim 9; integrated circuit 　　数字电子钟是用数字集成电路构成并有数字显示特点的一种现代计数器,与传统的机械计时器相比,它具有走时准、显示直观、无机械磨损等,因而广泛应用于车站、码头、商店等公共场所。目前,数字电子钟的设计,主要是采用计数器等集成电路构成,由于所用集成电路多,连线杂乱,不便阅读。本文采用层次电路设计,将各单元电路设计成层次电路,这样每个单元电路和整体电路连线一目了然,既美观也便于阅读,还有利于团队设计,因每一层次电路为一独立电路,便于独立设计和修改。 　　1 设计任务 　　(1) 电子钟能显示“时”、“分”、“秒”; 　　(2) 能够实现对“时”、“分”、“秒”的校时。 　　2 整机框图 　　数字电子钟主要由秒信号发生器、“时、分、秒”计数器、译码显示器、校时电路等组成。秒信号发生器主要由石英晶体振荡器或555振荡器分频后得到;秒、分都是60进制,故由60进制计数器构成;时为24进制,即由24进制计数器构成;显示部分由译码和数码显示构成;校时电路由门电路和开关等构成。整机框图如图1所示。 　　图1 数字电子钟整机框图 　　3 各部分电路设计 　　3.1 秒、分、时计数器 　　秒、分计数采用60进制计数器,时采用24进制计数器。它们都是8个BCD码输出,1个进位输出,1个时钟脉冲输入。在设计层次电路时,皆可设计为1个输入端,9个输出端。在Multisim仿真软件中,执行Place/New Hierachical Block命令,在file name of Hierachical Block中填入你要设计的电路名称,如“60进制计数器”等,再根据需要在输入、输出端口数中填写所需数字,点“OK”后,即得如图2所示电路层次模块。双击它,得到图3所示窗口,点Edit HB/SC对其内电路进行设计。若要进行修改,同样采用以上步骤。 　　图2 60进制计数器层次模块 　　图3 层次块电路设置 　　由此,采用4518十进制计数器,设计了60进制和24进制的计数器,计数器的内部电路分别如图4、图5所示。 　　图4 60进制计数器连线图 　　3.2 校准电路 　　同样的方法,设计校准电路的层次电路时,设计为6个输入口、3个输出口,其内部电路如图6所示。为便于使用,将校准开关外接。