CMOS报告2.docVIP

辽宁工程技术大学 集成电路实验报告 实验名称： 单级放大器性能仿真 实 验 室： 耘慧210 姓 名： 马小龙 学 号： 1006110213 专业班级： 电信10-2班 实验时间： 2012-12-26 成 绩：____________________ 一：实验目的 1、掌握电阻负载、带源极负反馈的共源级的性能仿真方法 2、掌握源跟随器、共源共栅级的性能仿真方法。 二：实验数据 1:电阻负载共源 电路图如下： (1)、电阻负载的共源级电路 （2）、加入电源后的共源级 （3）、完整的spices文件 （4）、仿真结果 2:带源极负反馈的共源接法 电路图如下： （1）、带源级负反馈的共源级电路图 （2）、加入电源后的带源级负反馈的共源级 （3）、完整的SPICE文件 （4）、仿真结果 3：源跟随器 电路图如下： （1）、源跟随器 （2）、加入电源后的源跟随器 （3）、完整的SPICE文件 （4）、仿真结果 4：共源共栅极 电路图如下： （1）、共源共栅级 （2）、加入电源后的共源共栅级 （3）、完整的SPICE文件 （4）、仿真结果 （5）、改变后的SPICE文件 （5）、改变后的仿真结果 二：实验思考题 （1）、 （2）、 （3）、 图2.4与2.8区别在于，图2.8中函数比2.4中的最低值要低，而且2.8中的函数下滑段是比2.4时间长的，水平段同样比2.4长。这是因为图2.8中加入了源级电阻并且宽长比减小，作为以电阻为负载的共源级，当其他参数为常数的时候，通过早呢广大w/l或者减小w/l都可以提高Av的幅值。较大的器件尺寸会导致较大的器件电容，较高的Vrd会限制最大电压百夫。如果Vrd保持常数，同时减小Id，那么Rd必须增大，这样会大致输出节点的时间常数更大。 当将电阻值更改为1k时，发现此时的仿真结果比原来的开始时间段的时间常数要长，而且最后的幅值比原来要小。这是因为，正如模拟电路设计的八边形规则所阐述的，当其他参数不变的时候，Rd增大时会使输出节点的时间常数更大。 N1节点处的电压随着vvdd的增加不断增加，但是增加的幅度开始阶段比较缓慢，后期增加迅速，这是因为后期的时候，vvdd的电压基本上等于节点处的电压，而初期阶段还收到其他参数的影响，从而使节点处的电压与vvdd成正比，但是后来由于mos管的影响成二次幂形式的影响。 实验体会： 此次上机的实验达成了掌握电阻负载、带源极负反馈的共源级的性能仿真方法，掌握源跟随器、共源共栅级的性能仿真方法的目的。整个实验过程进行比较顺利，对整个实验过程基本上掌握，对问题进行啦认真地考虑，仔细的考虑啦提出的每一个问题。对实验的仪器运行良好。通过实验的方式对整个过程掌握非常好。 .. ..