Lecture20计数器20111111.pdf

下载文档 降价啦

6
0
约2.4万字
约 56页
2016-01-29 发布于安徽
举报
版权申诉
保障服务

Lecture20计数器20111111.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

《数字电子技术》 Lecture 20：时序逻辑电路（3 ） 1 内容提要 • 常用计数器集成芯片 • 任意进制计数器的设计 2 计数器 74161 （74LS161 ）加法计数 16进制 74160 10进制 74LS191 加/减计数 74LS190 3 计数器 • 74161 （4位/ 同步/加法/二进制）：数据输入端 D0 D1 D2 D3 进位输出端工作状态 EP C ’ 控制端 ET 74161 LD LD¢ 预置数控制端 R¢D CLK RD Q0 Q1 Q2 Q3 时钟输入异步清零端 (上升沿触发) 数据输出端 4 计数器 (1) 清零端为低电平时，所有触发器被置零。不受时钟 • 74161 （4位/ 同步/ 加法/ 二进制）：及其它端口控制(异数据输入端步)。不需清零时应使Rd’=1。 D0 D1 D2 D3 进位输出端工作状态 EP C ’ 控制端 ET 74161 LD LD¢ 预置数控制端 R¢D CLK RD Q0 Q1 Q2 Q3 时钟输入