卷积码的设计与实现.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
卷积码的设计与实现

卷 积 码 的 设 计 与 实 现 目录 目录 3 摘要 4 Abstract 5 一、引言 6 1.1设计任务及基本要求 6 1.2设计目的 6 1.3 设计所用仪器设备 6 二、基本概念 6 2.1 卷积码的编码原理 6 2.2 卷积码编码描述 7 2.3 卷积码译码描述 7 三、卷积码的编译码原理 7 3.1卷积码的图形描述 7 3.1.1 树状图 9 3.1.2 网格图 9 3.1.3 状态图 10 3.2 卷积积码的编码算法 10 3.3卷积码的Viterbi译码 11 四、卷积码的仿真及性能分析 13 4.1 SIMULINK仿真模块 13 4.2 卷积码的参数对误码率的影响 14 4.2.1 码率对误码性能的影响 14 4.2.2 约束长度对误码性能的影响 16 4.2.3 回溯长度对卷积码性能的影响 17 4.3 仿真分析 18 总结 19 参考文献: 20 摘要 卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。在编码过程中,卷积码充分利用了各码字间的相关性。在与分组码同样的码率和设备复杂性的条件下,无论从理论上还是从实践上都证明,卷积码的性能都比分组码具有优势。而且卷积码在实现最佳译码方面也较分组码容易。因此卷积码广泛应用于卫星通信,CDMA数字移动通信等通信系统,是很有前途的一种编码方式。对其进行研究有很大的现实意义。为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,路径存储于译码输出并行工作,同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE.2i中仿真验证,译码结果正确,得到编码前的原始码元,速度显著提高,译码器复杂程度明显降低。并在实际的软件无线电通信系统中信道编解码部分得到应用,性能优良。 关键词:卷积码;误码性能;原理 Abstract Convolution code is deep space communication system and wireless communication system nowadays.but the error-controlling codes. The coding process, convolution code makes full use of the correlation between each code words. With the same code block code rate and equipment and the complexity of conditions, either in theory or in practice proved that the performance of convolution code than block code has advantage. And convolution code in the realization of the optimal decoding with block code easier. Therefore convolution code is widely applied in satellite communications, such as CDMA digital mobile communication system, is very promising a encoding. Conducts the research has great practical significance. In order to solve the traditional victor than decoder structure is complex, decoding speed is slow, consume resources big problems, and put forward a new kind of applicable to the FPGA characteristics, the path stored in decoding output parallel work, synchronous storage path vector and state vector decoder design scheme. The design through 2i ISE. In simulation test, decoding of results are correct, get before encoding source of yuan, speed increased significantly, decoder complexity signi

文档评论(0)

womei + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档