SPV微处理器功能部件及应用第一部分..ppt

共206页 * CLK_DIV0, R/W, Address = 0xE010_0300 CLK_DIV0 Bit Description Initial State PCLK_PSYS_RATIO [30:28] DIVPCLKP clock divider ratio, PCLK_PSYS = HCLK_PSYS / (PCLK_PSYS_RATIO + 1) 0x0 HCLK_PSYS_RATIO [27:24] DIVHCLKP clock divider ratio, HCLK_PSYS = MOUT_PSYS / (HCLK_PSYS_RATIO + 1) 0x0 PCLK_DSYS_RATIO [22:20] DIVPCLKD clock divider ratio, PCLK_DSYS = HCLK_DSYS / (PCLK_DSYS_RATIO + 1) 0x0 HCLK_DSYS_RATIO [19:16] DIVHCLKD clock divider ratio, HCLK_DSYS = MOUT_DSYS / (HCLK_DSYS_RATIO + 1) 0x0 PCLK_MSYS_RATIO [14:12] DIVPCLKM clock divider ratio, PCLK_MSYS = HCLK_MSYS / (PCLK_MSYS_RATIO + 1) 0x0 HCLK_MSYS_RATIO [10:8] DIVHCLKM clock divider ratio, HCLK_MSYS = ARMCLK / (HCLK_MSYS_RATIO + 1) 0x0 A2M_RATIO [6:4] DIVA2M clock divider ratio, SCLKA2M = SCLKAPLL / (A2M_RATIO + 1) 0x0 APLL_RATIO [2:0] DIVAPLL clock divider ratio, ARMCLK = MOUT_MSYS / (APLL_RATIO + 1) 0x0 Reserved Reserved 0 共206页 * 现在我们来根据给出的时钟设置参考值来设置该寄存器。 高性能操作时的时钟值： （1）freq(ARMCLK) = 1000 MHz； （2）freq(HCLK_MSYS) = 200 MHz； （3）freq(HCLK_IMEM) = 100 MHz； （4）freq(PCLK_MSYS) = 100 MHz； （5）freq(HCLK_DSYS) = 166 MHz； （6）freq(PCLK_DSYS) = 83 MHz； 共206页 * （7）freq(HCLK_PSYS) = 133 MHz； （8）freq(PCLK_PSYS) = 66 MHz； （9）freq(SCLK_ONENAND) = 133 MHz, 166 MHz。 （1）ARMCLK = 1000MHz = MOUT_MSYS / (APLL_RATIO + 1),经过在 第四 和 第五步 的设置后，MOUT_MSYS 会被设置为 1000MHz ，所以 APLL_RATIO=0 即可； 共206页 * （2）SCLKA2M=200MHz = SCLKAPLL / (A2M_RATIO + 1)，由于SCLKAPLL=1000MHz，所以 A2M_RATIO=4； （3）HCLK_MSYS=200MHz=ARMCLK / (HCLK_MSYS_RATIO + 1)，所以HCLK_MSYS_RATIO=4； （4）PCLK_MSYS=100MHz=HCLK_MSYS / (PCLK_MSYS_RATIO + 1),所以PCLK_MSYS_RATIO=1； 共206页 * 8.4.7.10 IEM CONTROL SFRS（410页） （1）DCGIDX_MAP0，R/W，Address = 0xE010_3000 DCGIDX_MAP0 Bit Description Initial State DCGIDX_MAP0 [31:0] IEC configuration for DCG index map[31:0] 0xFFFF_FFFF 共206页 * （2）DCGIDX_MAP1, R/W, Address = 0xE010_3004 DCGIDX_MAP1 Bit Description Initial State DCGIDX_MAP1 [31:0] IEC configuration for DCG index map[63:32] 0xFFFF_FFFF 共206页 * （3）DCGIDX_MAP2, R/W, Address =