主要存储器系统设计..ppt

如何实现 数据输入、输出？ 讨论： NAND Flash K9F1208 3、SDRAM HY57V561620接口电路 SDRAM:Synchronous Dynamic RAM:同步动态随机存储器 SDRAM工作原理 原理： 行选与列选信号使存储电容与外界的传输电路导通， 从而实现放电（读取）与充电（写入）。 SDRAM有4个bank。 SDRAM是一个不断刷新充电，才能保住数据的存储器。 BANK0 BANK1 予充电 读取 在具有4个bank的SDRAM中： bank1被读取；bank2进行预充电。 BANK2 BANK3 1个BANK寻址方式 引 脚 名称 描 述 CLK 时钟 芯片时钟输入。 CKE 时钟使能 片内时钟信号控制。 /CS 片选 禁止或使能除CLK、CKE和DQM外的所有输入信号。 BA0，BA1 组地址选择 用于片内4个Bank的选择。 A12～A0 地址总线 行地址：A12～A0，列地址：A8～A0。 /RAS 行地址锁存 时钟沿和/RAS有效时锁存行地址，允许行访问和改 写 /CAS 列地址锁存 时钟沿和/CAS有效时锁存列地址，允许列的访问 /WE 写使能 使能写信号和允许列改写，/WE和/CAS有效时开始锁 存数据 LDQM，UDQM 数据I/O 屏蔽