微机组装与维护23.ppt

2.3 内存 2.3.1内存分类 一：ROM A:EPROM 2.3 内存 2.3.1内存分类 一：ROM B:FLASH MEMORY 2.3 内存 2.3.1内存分类 二：RAM A:SRAM 用触发器工作，体积庞大，不易集成。但速度快。 2.3 内存 2.3.1内存分类 二：RAM B:DRAM 用电容工作，体积小，易集成。但要刷新。 1.SDRAM SDRAM-SD（Synchronous Dynamic）RAM也称为“同步动态内存”，是168线，带宽64bit，工作电压为3.3V。它的工作原理是将RAM与CPU以相同的时钟频率进行控制，使RAM和CPU的外频同步，彻底取消等待时间，所以它的数据传输速度比早期的EDO RAM快了13%以上。同时由于采用64bit的数据宽，所以只需一根内存条就可以安装使用。 2.3 内存 2.3.1内存分类 二：RAM B:DRAM 用电容工作，体积小，易集成。但要刷新。 a.SDRAM 2.3 内存 2.3.1内存分类 二：RAM B:DRAM 用电容工作，体积小，易集成。但要刷新。 b.DDR SDRAM－DDR（Double Data Rate DRAM），它是在SDRAM的基础上，利用时钟脉冲的上升沿和下降沿传输数据，因此不需提高工作频率就能成倍提高DRAM的速度，而且制造成本并不高。DDR发展很快，从刚开始时的DDR200、DDR266，已经发展到了现在的DDR333、DDR400。 2.3 内存 2.3.1内存分类 二：RAM B:DRAM 用电容工作，体积小，易集成。但要刷新。 b.DDR 2.3 内存 2.3.1内存分类 *关于内存表示： 2.3 内存 2.3.1内存分类 二：RAM B:DRAM 用电容工作，体积小，易集成。但要刷新。 c.rambus 2.3 内存 2.3.1内存分类 二：RAM B:DRAM 用电容工作，体积小，易集成。但要刷新。 c.rambus 由于工作频高，发热量大，故规定用金属片散热. 2.3 内存 2.3.2内存性能指标 一： Tck,时钟周期 2.3 内存 2.3.2内存性能指标 一：Tck,时钟周期 2.3 内存 2.3.2内存性能指标 二： Tac,存取时间 时钟触发后的访问时间 由于芯片体积的原因，存储单元中的电容容量很小，所以信号要经过放大来保证其有效的识别性，要有一个准备时间才能保证信号的发送强度.故尽管此时数据已经被触发，但要经过一定的驱动时间才最终传向数据I/O总线进行输出，这段时间我们称之为tAC（Access Time from CLK，时钟触发后的访问时间）。tAC的单位是ns，对于不同的频率各有不同的明确规定，但必须要小于一个时钟周期，否则会因访问时过长而使效率降低。 2.3 内存 2.3.2内存性能指标 二：Tac,存取时间 目前大多数SDRAM芯片的存取时间为5、6、7、8或10ns。如LG 的PC100 SDRAM芯片上的标识为7J或7K，将说明它的存取时间为7ns，但它的系统时钟频率依然是10ns，外频为100MHz。它们的数值肯定要比其时钟周期小。 2.3 内存 2.3.2内存性能指标 三：Cl,CAS的延迟时间 要读数据，先发出行地址（RAS ,等若干周期后发出列地址（CAS），（它们共用数据线）此时间间隔为Trcp。两个地址到达后方可进行读/写（发指令）.　 2.3 内存 2.3.2内存性能指标 三：CL，CAS的延迟时间 读取数据的周期 CLK 已开始，但存储体中晶体管的反应时间仍会造成数据不可能与CAS在同一上升沿（T0）触发，肯定要延后至少一个时钟周期 T2 ,才可以读到数据，此时间间隔为CL。可以看到，Tac在CL内产生。 2.3 内存 2.3.2内存性能指标 三：CAS的延迟时间 2.3 内存 2.3.2内存性能指标 四、数据宽度 内存同时传输数据的位数。一般可有4bit,8bit,16bit.但这些数值与CPU的数据总线为64位（称为P-bank 相差甚远，为实现数据传输匹配，组成P-Bank所需的位宽，就需要多颗芯片并联工作。对于16bit芯片，需要4颗（4×16bit 64bit）。对于8bit芯片，则就需要8颗了。 2.3 内存 2.3.2内存性能指标 五、内存容量 和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格（存储阵列）叫什么呢？它就是逻辑Bank（Logical Bank，下文简称L-Ban