《数字逻辑》第3章作业与习题_单选题第六小题已更正版本.pdfVIP

《数字逻辑》第3 章作业与习题 一、作业 1）填空题 1．PN 结的单向导电性即正向偏置时 ，反向偏置时 。 2 ．三态输出门的输出端可以出现 、 和 三种状态，其主要 用途是可以在 信号线上 轮流传送几个不同的数据或控制信号。 3 ．TTL 与非门的两个状态通常称为关态和开态，当输入有一为低电平时，对应 的是 态，此时输出为 ；当输入全为高电平时对应的是 态，此 时输出为 。 4 ．TTL 与非门的输入高电平额定值 V 伏，输入低电平额定值 V iH iL 伏；额定输出逻辑高电平V 伏，额定输出逻辑低电平 V OH OL 伏。（设电源电压 V +5V ） CC 5 ．对于 ECL 、TTL 、CMOS 集成电路，按速度快慢的顺序依次 为 ，按抗干扰能力强弱的顺序依次为 ，按静态功耗低和高的顺序依次为 。 6. 假设VGS TH 为开启电压，一般在1~3V 范围内，则NMOS 管当 时 截止，当 时导通；PMOS 管当 时截止，当 时 导通。 7. CMOS 反相器是由 作为驱动管， 作为负载管形成了 电 路结构。 2 ）单选题 1．硅二极管导通和截止的条件是（ ）。 ①U ≥0.7V，U 0.5V ②U ≥0.5V，U 0.7V D D D D ③U ≥0.7V，U 0.7V ④U ≥0.5V，U 0.5V D D D D 2 ．用电位关系描述晶体三极管工作时的三种状态，正确的可靠工作条件是 1 （ ）。 ① 截止区：VBE ＜0V，放大区：VBC ＞0V,饱和区：VBC 0V 且VBC ＞0V ② 截止区：VBE ＜VT ，放大区：VBE ＞VT 且VBC ＜0V ；饱和区：VBC ＜0V ③ 截止区：VBE ＜0V，放大区：VBE ＞0.6V，饱和区：VCE≤0.3V ④ 截止区：VBE≤0V ；VBC ＜0V ；放大区：VBE 0 ，且VBC ＜0V ；饱和区： VBE≥ 0.7V，且VBC ＞0V 3 ．二极管门电路如下图所示，假定输入变量的值可在0V 和3V 两种电平下 变化，输出和输入之间的正逻辑关系为（ ）。 ① 与逻辑 ② 或逻辑 ③ 与非 ④ 或非 A Y B C -12V 4 ．在TTL 集成与非门中，多发射极晶体管T1 的主要作用是（ ）。 ① 倒相 ② 逻辑乘 ③ 提高带负载能力 ④ 提高抗干扰能力 5 ．为实现F AB ? CD ，下列电路接法正确的是（ ）。 +Ec A A F F B B C C D D +Ec ① ② A A F F B B C C D D ③ ④ 2 3）分析与设计题 1．下图（a ）所示为三态与非门组成的总线换向开关电路，其中A 、B 为信 号输入端，分别接两个频率不同的信号（假定各三态与非门的另一输入端已与高 电平相接）；EN 为换向控制端，控制信号波形如下图（b ）所示，试分析EN 取 不同值时，各三态门的工作状态，Y 、Y 分别为什么？给出其逻辑函数表达式， 1 2 并画出Y 、Y 的波形。 1 2 A ? Y1 G1 A B ? ? Y2 EN C G2 Y1 B ? Y2 b G3 ? ? G4 a 2 ．说明下列各种门电路中哪些可以将输出端并联使用（输入端的状态不一 定相同）。 （1）具有推拉式输出级的TTL 电路。 （2 ）TTL 电路的OC 门。 （3 ）TTL 电路的三态输出门。 （4 ）普通的CMOS 门。 （5 ）漏极开路输出的CMOS 门。 （6 ）CMOS 电路的三态输出门。 3 ．分别用assign 语句建模方法和门级元件例化建模的方法设计2 输入四或 非门CT7402 电路。 3 二、习题 1）填空题 1． 按导电率可以把材料分为 、 和 。 2 ． 纯净半导体称为 。 3 ． P 型半导体中的多数载流子是 ；少数载流子是 。 4 ． N 型半导体中的多数载流子是 ；少数载流子是 。 5 ． 构成门电路的基本元件有 、 和 ， 它们都具有开关特性，在数字电路中，主要作为开关元件。 6 ． 在无电场作用时，半导体中电子和空穴的运动都是随机的、不规则的， 不形成 ；在外电场作用下， 和 均能参与导电。 7 ． 半导体中载流子的两种运动方式指 运动和 运动。 8． 硅二极管的截止条件是 ，导通条件是 。 9 ． 数字电路中的晶体三极管作为开关元件，主要工作在 和 。 10．三种基本逻辑门是 、 、 。 11．与门是可以实现 的电路。 12．在 TTL 电路中，输入端悬空等效于逻辑 电平，但为了避免引入干 扰，最好不要将多余的输入端悬空。 13．直接把两个门的输出连在一起实现“与”逻辑关系的接法叫 。 14．仅有一种载流子