《数字逻辑》PPT-第六章.pptVIP

计数器的典型应用 1. 定时计算 在计算机技术中，经常需要对执行过程或执行设备进行规 定时间的运算。此时需要由计算机系统内部产生时间控制 的功能，并由该功能部件来裁决各个设备或进程的运行时 间。其做法是利用CPU的CLK时间，通过计数器对该时间 的计数来输出时间到的信号，CPU得到该时间到信号后， 则进行相应的时间管理。 C P U 外部振荡信号源 T I M E R 标准时间信号 定时器的预置计数值被减为 0 时所产生的时间到信号 具有预置功能 的减1计数器 2. 分频器 在计算机技术中，经常涉及到不同频率范围功能部件的数 据传输互连体系结构。这就是说如何将不同工作频率的功 能部件，统一在一个共享时钟源的系统下，否则将对每个 不同时钟频率的工作部件，都要单独提供一个独立时钟信 号，这对系统设计来讲将是一个极大的浪费。 使用分频器的工作原理图： 主时钟源 分频器 2 分 频 4 分 频 2n 分 频 分频器内部结构 T型触 发器n T型触 发器n-1 T型触 发器2 T型触 发器1 进位 信号 进位 信号 进位 信号 进位 信号 2 分 频 4 分 频 2n-1 分 频 2n 分 频 计数脉冲源 Q端 Q端 Q端 Q端 2分频信号 等于主频除2 主频信号 4分频信号 等于主频除4 在 A/D转换中，由于外部设备的数据转换过程需要花费一 定的转换时间，所以高速CPU对 A/D的操作将出现时间不 匹配的情况，为保证CPU对 A/D的正常采样处理，将需要 分频器将CPU的工作频率降低与低速 A/D进行采样时间的 匹配操作。 比如ADC0809器件，其工作频率为100K，若使用的CPU 工作频率为1M，则需要使用一个10分频电路，即一个十 进制计数器，将CPU主频除以 10 后所得信号频率提供给 ADC0809作为其工作频率。 C P U 分 频 器 A/D CPU工作频率 A/D工作频率 模拟信号源 数字信号源 1) 具有并行装载功能的8位减1计数器 设计分析： 输入方面： 由于本例的计数器具有并行装载和减 1 计数这两个主要功 能，所以设计时，计数器至少应有一个装载控制端。另外 该计数器是一个 8 位计数器，所以在数据输入方面要有 8 个输入端口。计数器都是在时钟信号激励条件下进行计数 的，在计数器的设计中要有一个时钟控制端。 并行装载表示一次性让计数器内的所有寄存器（触发器） 被设置成我们需要的数据，如图所示。 若需要对某字节计数器先设置成所需要的数据值为 53H， 那么该数据值在装载信号Load和同步时钟信号 Clock 的共 同作用下，将把53H同时置入到计数器的8个 寄存器（触发器）中。 假设计数器 初态为全0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 0 0 1 1 Load Clock 输出方面： 任何计数器都具备向外并行提供当前内部计数值，所以设 计中应该具有 8 个数据输出端口。为提供计数器为空的表 示，设计中选用一个输出标志来表示。 0 1 0 1 0 0 1 1 0 1 0 1 0 0 1 1 Load Clock en 0 1 0 1 0 0 1 1 要本信号有效，只 有计数器值为全0 并行装载8位减1计数器主干程序为： entity example is port(datain :in std_logic_vector(7 downto 0); clk, load :in std_logic; q :out std_logic_vector(7 downto 0); tc :out std_logic); end example; ar