《DSP原理及应用》课件_第2章 定点DSP芯片TMS320F2812_2.1_2.2.ppt

2.1 TMS320F2812的性能指标 TMS320F2812芯片简介 内核CPU：C28x 两个事件管理模块 (EVA和EVB) ：用于产生PWM的输出 一个正交编码脉冲(QEP)电路：用于捕获旋转电机的位置和速度信息 2.1 TMS320F2812的性能指标 TMS320F2812芯片简介（续） 采用改进的哈佛结构 允许程序存储在Cache中 允许数据存储在程序存储器中，并被算术指令直接使用 双口RAM（SARAM），8级流水线 2.1 TMS320F2812的性能指标 F2812的主要特点 采用高性能的静态CMOS技术，时钟频率可达150MHz；核心电压：1.8V；I/O口电压和Flash编程电压：3.3V 32位CPU，可实现16×16位和32×32位乘法操作，哈佛总线结构，寻址程序空间可达4MB，寻址数据空间可达4GB 2.1 TMS320F2812的性能指标 F2812的主要特点（续） 闪存128K字，SARAM 18K字。 引导(BOOT) ROM 4K字 可向下兼容TMS320F24X/LF240X代码 采用PLL来控制系统各模块所需频率 具有3个外部中断和外围中断扩展模块 128位的代码安全模块（CSM） 2.1 TMS320F2812的性能指标 F2812的主要特点（续） 3个32位的CPU定时器和适合电机控制的事件管理模块EVA和EVB 很强的外围通信功能，包括同步串行口SPI，通用异步串行口SCI，增强的eCAN和多通道缓存串行口MCBSP 16个通道、12位精度的A/D转换器 56个多路通用输入/输出(GPIO)引脚 2.1 TMS320F2812的性能指标 2.1 TMS320F2812的性能指标 2.2 TMS320F2812的硬件结构 2.2 TMS320F2812的硬件结构 2.2 TMS320F2812的硬件结构 F2812的地址和数据总线 PAB (Program Address Bus)：22位程序地址总线 DRAB (Data-Read Address Bus)：32位数据读地址总线 DWAB (Data-Write Address Bus)：32位数据写地址总线 2.2 TMS320F2812的硬件结构 2.2 TMS320F2812的硬件结构 F2812的地址和数据总线（续） PRDB (Program-Read Data Bus)：32位程序读数据总线（传送指令或数据） DRDB (Data-Read Data Bus)：32位数据读数据总线 DWDB (Data/Program-Write Data Bus)：32位数据/程序写数据总线，向数据空间/程序空间写相应的数据 2.2 TMS320F2812的硬件结构 F2812的引脚 2.2 TMS320F2812的硬件结构 F2812的引脚 2.2 TMS320F2812的硬件结构 F2812的引脚 2.2 TMS320F2812的硬件结构 F2812的引脚 2.2 TMS320F2812的硬件结构 F2812的引脚 2.2 TMS320F2812的硬件结构 F2812的引脚 GPIO(General Purpose Input/Output pin)：56个，既可作为一般的数字I/O口，又可作为外设功能引脚，如PWM、eCAN等 外部中断引脚XINTF：45个 电源和地：38个 A/D转换相关：23个 2.2 TMS320F2812的硬件结构 F2812的引脚 与JTAG接口有关：7个 所有输入引脚的电平均与TTL兼容 ，输入不能承受5V电压，输出均为3.3V CMOS电平 上拉电流/下拉电流均为100μA 所有引脚的输出缓冲器驱动能力（有输出功能的）典型值是4mA 2.2 TMS320F2812的硬件结构 中央处理单元 2.2 TMS320F2812的硬件结构 中央处理单元（续） 2.2 TMS320F2812的硬件结构 中央处理单元（续） 2.2 TMS320F2812的硬件结构 中央处理单元（续） CPU的寄存器 累加器ACC：32位，可使用32/16/8位 2.2 TMS320F2812的硬件结构 中央处理单元（续） 数据页指针寄存器DP：在对数据存储器进行直接寻址时，在22位地址中作为高16位，用于存储页选择 堆栈指针SP：16位，系统复位后，SP指向0000_0400H，栈底为低地址单元，SP总是指向下一个空的单元 2.2 TMS320F2812的硬件结构 2.2 TMS320F2812的硬件结构 中央处理单元（续） 辅助寄存器XAR0~XAR7、AR0~AR7：用于指令操作中32位数运算或16位数运算，AR0~AR7也可用于间接寻