时序逻辑电路同步异步分析祥解.pptVIP

* 利用仿真软件对逻辑电路进行分析 Oscilloscope Logic analyzer * 作 业 P 321-322 6.2.3，6.2.6 P 325 6.4.3 * 第六章 时序逻辑电路 时序逻辑电路基本概念 (6.1) 同步时序逻辑电路分析 (6.2) 异步时序逻辑电路分析 (6.4) 同步时序逻辑电路设计 (6.3) 典型的时序逻辑集成电路 (6.5) 时序电路的Verilog HDL描述(6.6) 时序可编程逻辑器件 (6.7) * 6.1 时序逻辑电路基本概念 时序逻辑电路：任意时刻电路的输出不但取决于此时刻的 输入信号，而且还与电路原来的状态有关。 时序电路模型与分类 时序电路逻辑功能的表达 * 时序逻辑电路的一般化模型 时序逻辑电路一般包括存储电路和组合电路两部分， 其中存储电路必不可少; 存储电路由触发器或锁存器组成，利用存储电路的状态 来记忆电路工作过程中的必要信息。 时序电路又称为状态机,由有限数量存储单元构成的状态 机称为有限状态机（FSM-Finite State Machine）。 * 时序逻辑电路信号间的关系 O =F1 ( I , S ) 输入、输出及存储电路信号之间的逻辑关系： —— 输出方程 —— 状态方程 —— 激励(或驱动)方程 E =F2 ( I , S ) S n +1=F3 (E , S n ) I （I1 , … , Ii ) ： 外部输入信号 O（O1, … , Oj ) ：电路输出信号 E（E1, … , Ek) ： 存储电路的激励或驱动信号 S（S1, … , Sm ) ： 存储电路的状态信号 * 根据存储电路的状态变化时刻，时序电路可分为: 时序逻辑电路的分类 异步时序电路—— 其存储电路可由触发器或锁存器组成，触发器没有统一 的时钟信号，或者电路中没有时钟脉冲，因而各存储单 元电路的状态更新不同时发生。 同步时序电路—— 其存储电路一般由触发器组成，所有触发器都由同一个 时钟信号控制,故所有触发器的状态在同一时刻更新,且 与时钟信号的有效边沿同步。 在时序电路中,同步时序电路的应用较广泛。 异步时序电路 脉冲异步时序电路：由触发器构成 电平异步时序电路：由锁存器构成 * 时序逻辑电路的分类 (续) 根据输出信号是否与输入信号有关，时序电路可分为： Mealy型 —— Moore型 —— 电路的输出信号不仅与存储 电路状态有关，还与外部输入信号有关,即： O =F ( I , S ) 电路的输出信号仅取决于 存储电路的状态，即： O =F ( S ) * 时序电路逻辑功能的表达方式 逻辑方程组 状态(转换)表 状态(转换)图 时序图 状态表 —— 以表格形式反映时序电路的次态和输出与输入及现态 的所有取值组合的对应关系。 状态图 —— 以直观的图形方式反映时序电路状态的转换关系。 时序图 —— 以波形图的形式直观描述时序电路的时钟、输入与输出 和存储电路的状态在时间上的对应关系。 各种形式之间是可以相互转换的！ * 6.2 同步时序逻辑电路分析 同步时序电路分析的一般步骤 同步时序电路分析举例 根据给定电路，分析在时钟信号和输入信号作用下，电路的状态转换和输出信号变化的规律，确定电路的逻辑功能。 * 分析说明逻辑功能 *自启动能力检查 输出方程 同步时序电路分析的一般步骤 状态方程 状态图 / 时序图 激励方程 逻辑电路图 状态表 * 同步时序电路分析—例1 解： 输出方程： (1) 激励方程： 例1.分析下图所示时序电路的逻辑功能。 C1 C1 （Mealy型电路） （注：激励方程和输出方程中的上标n可以不写） * 同步时序电路分析- 例1 (2)由激励方程求状态方程： (3)作状态表和状态图： Q1n+1 Q0n+1 /Z 11 0/0 1/0 X/Z 注意：斜线下Z的值是n时刻的值,而不是n+1时刻的值 !!! * 同步时序电路分析- 例1 (4).逻辑功能分析： 检查自启动能力： 所以该电路是一个加/减可控的3进制计数器(可逆计数器）。 11 0/0 1/0 当X=0时，状态按照加1规律从00→ 01→10循环变化，且每当转换到10状态(最大数)时，输出Z=1,表示进位。 当X=1时，状态按照减1规律从10→ 01→00循环变化，且每当转换到00状态(最小数)时，输出Z=1,表示借位。 X/Z （自启动能力-若电路由于某