第二章大规模可编程逻辑电路摘要.pptVIP

半加器（英语：half adder）电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。 是实现两个一位二进制数的加法运算电路。 * * * 图中所有竖线为逻辑单元阵列的输入线，横向的线称为积项线（或称为乘积项），在 每条输入线和积项线的交叉点上设有一个EPROM 单元进行编程，以实现输入项和乘 积项的连接关系，这样使得逻辑阵列中的与阵列是可编程的。 * CPLD和FPGA的主要区别： 1、结构上的不同 CPLD以“与或”阵列构成的乘积项为主；FPGA以查找表构成函数发生器为主。 2、集成度的不同 CPLD的集成度较低，约在数万门量级； FPGA的集成度很高，已达数千万门量级。 3、应用范围的不同 CPLD逻辑单元有数量有限的触发器和丰富的乘积项结构，适合于高 编码状态序列的状态机。 FPGA逻辑单元的扇入数目有限，但有丰富的触发器结构，适合每一 状态用一个触发器来构造状态机。 * 可编程低阻电路元件：也叫反熔丝，平时是联通的，加编程电压就击穿了，链路断开 * 一般而言，PLD器件均包含IO模块，逻辑阵列单元和互连资源等三个基本部分。 IO模块包含IO端口和IO控制模块，IO控制模块可灵活地设置IO形式，包含输出极性转换电路、触发器和输出三态缓冲