EDA出租车计费器要点解析.docVIP

北京联合大学 课程设计报告 课程名称： 电工电子技术课程设计 实验名称：基于Verilog HDL的出租车计费器的程序设计 工程 班 级：自动化物流1201B 成 绩： 姓 名： 学 号： 2015年 1 月　23　日 前言：本次课程设计主要是基于FPGA芯片，使用硬件描述语言Verilog?HDL，采用“自顶向下”的设计方法，编写一个出租车计费器芯片，并使用Quartus II6.0软件仿真平台。本文主要描述了出租车计费器的设计思路与模块划分。把出租车计费器划分为两大模块，共同实现了出租车计费以及预置和模拟汽车启动、停止、暂停等功能，并动态扫描显示车费数目。最后，使用Quartus II6.0仿真平台对每个模块和主程序分别进行了仿真，并对仿真出来的波形作了分析。 Verilog?HDL和VHDL是目前世界上最流行的两种硬件描述语言（HDL：Hardware?Description?Language），均为IEEE标准，被广泛地应用于基于可编程逻辑器件的项目开发。二者都是在20世纪80年代中期开发出来的，前者由Gateway?Design?Automation公司（该公司于1989年被Cadence公司收购）开发，后者由美国军方研发。 HDL语言以文本形式来描述数字系统硬件结构和行为，是一种用形式化方法来描述数字电路和系统的语言，可以从上层到下层来逐层描述自己的设计思想。即用一系列分层次的模块来表示复杂的数字系统，并逐层进行验证仿真，再把具体的模块组合由综合工具转化成门级网表，接下去再利用布局布线工具把网表转化为具体电路结构的实现。目前，这种自顶向下的方法已被广泛使用。 本次设计的目的就是在掌握计算机组成原理理论的基础上，了解EDA技术，掌握Verilog?HDL硬件描述语言的设计方法和思想，通过学习的Verilog?HDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，通过本课程设计，达到巩固和综合运用计算机原理中的知识，理论联系实际，巩固所学理论知识，并且提高自己通过所学理论分析、解决计算机实际问题的能力。? 通过这次EDA方面的课程设计，可以提高我们对EDA领域及通信电路设计领域的认识，有利于培养我们在通信电路EDA方面的设计能力。特别有利于锻炼我们独立分析问题和解决问题的能力。设计过程的复杂加老师的严格要求有益于培养我们严谨的工作作风。 目录 一、Verilog?HDL语言的功能、设计方法及Quartus II6.0设计流程 1 1.1 Verilog?HDL语言的功能、设计方法 1 1.2 Quartus II6.0设计流程 2 二、整体设计方案 3 2.1设计要求 3 2.2设计原理 3 2.3电路符号 3 2.4设计方法 4 三、上机步骤及模拟仿真 4 3.1新建第一个工程 4 3.2生成一个控制模块 5 3.3新建第二个工程 5 3.4生成译码显示模块 6 3.5新建第三个工程 6 3.6进入仿真界面 7 3.7赋值及仿真 8 四、试验箱实物模拟 10 4.1管脚配置选择 10 4.2选择线箱blatterfally11 10 4.3试验箱效果验证 11 五、课程设计及工作进程 12 六、参考文献 12 七、实验总结 12 八、附录实验代码清单 12 8.1控制模块实验代码清单 13 8.2译码显示模块实验代码清单 16 Verilog?HDL语言的功能、设计方法及Quartus II6.0设计流程 Verilog?HDL语言的功能、设计方法 Verilog?HDL语言以文本形式来描述数字系统硬件结构和行为，是一种用形式化方法来描述数字电路和系统的语言，可以从上层到下层来逐层描述自己的设计思想。即用一系列分层次的模块来表示复杂的数字系统，并逐层进行验证仿真，再把具体的模块组合由综合工具转化成门级网表，接下去再利用布局布线工具把网表转化为具体电路结构的实现。目前，这种自顶向下的方法已被广泛使用。Verilog?HDL既是一种行为描述语言，也是一种结构描述语言。如果按照一定的规则和风格编写代码，就可以将功能行为模块通过工具自动转化为门级互连的结构模块。这意味着利用Verilog语言所提供的功能，就可以构造一个模块间的清晰结构来描述复杂的大型设计，并对所需的逻辑电路进行严格的设计。下面列出的是Verilog语言的主要功能：?? （1）?可描述顺序执行或并行执行的程序结构；?? （2）?用延迟表示式或事件表达式来明确地控制过程的启动时间；?? （3）?通过命名的事件来触发其他过程里的激活行为或停止行为；?? （4）?提供了条件和循环等程序结构；?? （5）?提供了可带参数且非零延续时间的任务程序