四选一数据选择器课程设计.docVIP

EDA课程设计报告 题目：四选一数据选择器 院系班级： 设 计 者： 指导老师： 设计时间： 目 录 目 录 - 1 - 1、设计目的、要求 - 2 - 1.1、设计目的 - 2 - 1.2、系统设计要求 - 2 - 1.3、设计工具 - 2 - 2、设计原理及相关硬件 - 3 - 2.1、系统设计方案及原理 - 3 - 2.2、硬件原理 - 4 - 3、主要模块设计 - 5 - 3.1、模块xy4 - 5 - 4、系统编译及仿真过程 - 6 - 4.1、工程建立 - 6 - 4.2、系统编译 - 7 - 4.3、仿真 - 7 - 5、硬件验证过程和分析 - 8 - 5.1、引脚设置和保护 - 8 - 5.2、硬件下载 - 9 - 6、实验参考程序 - 13 - 6.1、模块xy4 - 13 - 7、总结 - 14 - 1、设计目的、要求 1.1、设计目的 了解并掌握一般设计方法，具备初步的独立设计能力；掌握用VerilogHDL语言程序的基本技能；提高综合运用所学的理论知识独立分析和解决问题的能力；进一步掌握EDA技术的开发流程，学习其独特的运用，进一步的提高自己的动手能力和知识领域。以及对于多路选择器的认识和其工作原理。熟悉QuartusII的VerilogHDL语言设计流程全过程，学习计数器的设计与仿真，掌握组合逻辑电路的静态测试方法，初步了解可编程器件设计的全过程。 1.2、系统设计要求 由 KEY1-KEY2、clock0、clock1 端口控制输入4个输入数据，用sw1、sw2-sw3三个开关分别作使能端和控制端，选择其中一个输出，结果由LED1显示。 1.3、设计工具 软件： Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件。 硬件：MagicSOPC是基于ALTERA NIOS II SOPC的专业级创新教学实验开发平台；采用ALTERA公司Cyclone II系列150万门的FPGA，先进的系统化、模块化设计；丰富的人机交互方式，众多的高性能外设使得MagicSOPC开发平台具有卓越的性能和无与伦比的灵活性；是目前全球外设接口最丰富、配套资料最齐全、功能最强大的SOPC/EDA/DSP开发平台；是SOPC、EDA、DSP教学实验、电子设计创新实验室、现代嵌入式系统实验室、科研开发的上佳选择。 2、设计原理及相关硬件 2.1、系统设计方案及原理 数据选择器又称为多路转换器或多路开关，它是数字系统中常用的一种典型电路。其主要功能是从多路数据中选择其中一路信号发送出去。所以它是一个多输入、单输出的组合路基电路。 该设计的顶层原理图如图2.1所示，主要由xy4模块组成。 2.2、硬件原理 四选一数据择器硬件原理 主板上具有两个外部时钟，三个开关，两个按钮，电路如图 2.2 所示，电路中低电平表示按键按下，低电平点亮 LED。 图2.2 四选一数据选择器 电路 3、主要模块设计 3.1、模块xy4 1、功能说明 Key1、Key2，分别为按键输入的高低电平；clock0、clock1，分别为外部时钟；a[1..0]是控制四个数据的输出，并由发光二极管y显示数据的输出状态；en是一个使能控制端，控制芯片的工作状态。 图3.1 按键原理图 2、模块说明： Key1：高电平按键； Key2:低电平按键； Clock0：外部输入时钟15Hz； Clock1：外部输入时钟6MHz； a【1..0】：两个开关sw2、sw3，控制四个数据的输出； en：使能端，一个开关sw1，控制芯片的工作作态； y：发光二极管led1，显示输出状态。 4、系统编译及仿真过程 4.1、工程建立 1、建立Quartus II 建立工程 打开Quartus II 软件并建立工程 建立图形设计文件 建立文本编辑文件 2、Quartus II 工程设计 在Verilong HDL 文件中编写源程序 从设计文件创建模块 添加xy4模块到Quartus II 顶层模块 添加引脚和其它基本单元 选择器件型号 分配FPGA引脚 器件和引脚的其它设置 3、设置编译选项并编译硬件系统 设置