HDL课程设计报告[总结].docVIP

河海大学计算机与信息学院（常州） 课程设计报告 题 目 自动售货机控制电路设计 专业、学号 电子信息工程 0962610117 授课班号 278606 学生姓名 马悦 指导教师 奚吉 完成时间 2011年9月1号  课程设计（报告）任务书 （理 工 科 类） Ⅰ、课程设计（报告）题目： 自动售货机控制电路设计 Ⅱ、课程设计（论文）工作内容 一、课程设计目标 1 、培养综合运用知识和独立开展实践创新的能力； 2 、《硬件描述语言》是一门技术性、应用性很强的学科，实验课教学是它的一个极为重要的环节。不论理论学习还是实际应用，都离不开实验课教学。如果不在切实认真地抓好学生的实践技能的锻炼上下功夫，单凭课堂理论课学习，势必出现理论与实践脱节、学习与应用脱节的局面。《HDL项目设计》的目的就是让同学们在理论学习的基础上，通过完成一个涉及时序逻辑、组合逻辑、声光输出的，具有实用性、趣味性的小系统设计，使学生不但能够将课堂上学到的理论知识与实际应用结合起来，而且能够对分析、解决实际的数字电路问题进一步加深认识，为今后能够独立进行某些数字应用系统的开发设计工作打下一定的基础。 二、研究方法及手段应用 1 、将任务分成若干模块，查阅相关论文资料，分模块调试和完成任务； 2、通过EDA实验箱进行实际调试，实现软件的功能。 三、课程设计预期效果 1、完成实验环境搭建； 2、(1)用四个发光二极管分别模拟售出价值为5角、1元、1.5元和2元的小商品，购买者可以通过开关选择任意一种标价中的小商品。 (2)灯亮时表示该小商品售出。 (3)用开关分别模拟5角、1元硬币和5元纸币投入，可以用几只发光二极管(或数码管)分别代表找回剩余的硬币。 (4)每次只能售出一种小商品，当所投硬币达到或超过购买者所选面值时，售出货物并找回剩余的硬币，回到初始状态； (5)当所投硬币值不足面值时，可通过一个复位键退回所投硬币，回到初始状态。 学生姓名： 潘昊 专业年级： 09级电信一班 摘 要 Verilog HDL 是一种应用广泛的硬件描述语言 ,可用于从算法级、门级到开关级的多种抽象层次的数字系统设计。由于这种语言简捷、高效、易学易用、功能强 ,因此逐渐为众多设计者所接受 ,广泛流行 ,尤其在 ASIC 设计领域处于主流地位。Verilog硬件描述语言能够用软年语言的方式描述硬件特性 ,并可用仿真方式完成电路的调试 ,使得硬件开发周期和成本大大降低 ,本文介绍了 Verilog HDL 的特点和应用 ,并以自动售货机为例 ,详细说明了其实现过程 ,并给出了实现代码和仿真波形。 本设计是以现场可编程逻辑器件（FPGA）为核心的自动售货机，利用QuartusⅡ软件编写verilog HDL硬件描述语言程序以实现自动售货功能。 本设计主要以程序为主，硬件方面则使用实验箱，将程序各变量端口与实验箱管脚进行相应的配置，用八个开关分别代表商品价格、所投钱币价格及确认付款找零操作。当选择好商品并投币后，数码管显示所选商品价格及投入钱币价格；按下确认付款开关，数码管显示应找多少钱，蜂鸣器响，对应商品LED灯亮。若所投钱币不足所选商品价格，对应警告钱币不足的LED灯亮。 【关键词】自动售货机 Verilog HDL FPGA Quartus II ABSTRACT Verilog HDL is a widely used hardware description language that can be used from the algorithm level, gate-level to the switch-level abstraction of a variety of levels of digital system design. Because of this language is simple, efficient, easy to use, powerful, so many designers gradually accepted widely popular, especially in the ASIC design in the mainstream. Verilog hardware description language to language used i