第一章_Verilog概述要点.ppt

前端设计部分 参考书目： 【1】李哲英 骆丽 《数字集成电路设计》 机械工业出版社 【2】夏宇闻编，《Verilog数字系统设计教程》，北京航空航天大学出版社，2003 【3】Verilog HDL Synthesis，J.BHASKER著，Star Galaxy Publishing，1998 【4】刘宝琴编，《数字电路与系统》，清华大学出版社，1992 参考站点： 考核方式 采用平时成绩和考试相结合的方式进行考核。 平时成绩（10%） 实验成绩 （40%） 考试（50%） 前端设计部分课程安排（1） 数字集成电路设计概论 Verilog语法基础 Verilog程序设计基础 前端设计部分课程安排（2） 面向综合的Verilog设计 Verilog设计实例及工具 实验环节 第一章 绪论 1．1 集成电路概述 1．2 IC设计技术的发展过程 1．3 集成电路设计的主要流程 1．4 硬件描述语言 1．1 集成电路概述 基本概念 微电子技术及产业的发展 集成电路的战略地位 我国集成电路产业发展的现状 基本概念 集成电路： Integrated Circuit，缩写IC 通过一系列特定的加工工艺，将晶体管、二极管等有源器件、电容和电阻等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能 封装好的集成电路 集成电路的发展历史 电子管阶段 半导体分立元件阶段 集成电路阶段 1.1.1 基本概念 集成度 特征尺寸 ASIC 集成度 每块集成电路芯片中包含的元器件的数目 特征尺寸 特征尺寸通常是指集成电路中半导体 器件的最小尺度。如：MOSFET的最小沟道长度或双极晶体管中的最小基区宽度。 全定制 ASIC 全定制ASIC是利用集成电路的最基本设计方法（不使用现有库单元），对集成电路中所有的元器件进行精工细作的设计方法。全定制设计可以实现最小面积，最佳布线布局、最优功耗速度积，得到最好的电特性。该方法尤其适宜于模拟电路，数模混合电路以及对速度、功耗、管芯面积、其它器件特性（如线性度、对称性、电流容量、耐压等）有特殊要求的场合；或者在没有现成元件库的场合。 特点：精工细作，设计要求高、周期长，设计成本昂贵。 由于单元库和功能模块电路越加成熟，全定制设计的方法渐渐被半定制方法所取代。在现在的IC设计中，整个电路均采用全定制设计的现象越来越少。 半定制 ASIC 半定制设计方法又分成基于标准单元的设计方法和基于门阵列的设计方法。 基于标准单元的设计方法是：将预先设计好的称为标准单元的逻辑单元，如与门，或门，多路开关，触发器等，按照某种特定的规则排列，与预先设计好的大型单元一起组成ASIC。基于标准单元的ASIC又称为CBIC(Cell based IC)。 基于门阵列的设计方法是在预先制定的具有晶体管阵列的基片或母片上通过掩膜互连的方法完成专用集成电路设计。 半定制主要适合于开发周期短，低开发成本、投资、风险小的小批量数字电路设计。 1.1 集成电路概述 基本概念 微电子技术及产业的发展 集成电路的战略地位 我国集成电路产业发展的现状 1.1.2 微电子技术与产业的发展 微电子技术的发展 集成电路产业的发展 晶体管的发明 理论推动 19世纪末20世纪初发现半导体的三个重要物理效应 光电导效应 光生伏特效应 整流效应 量子力学 材料科学 需求牵引：二战期间雷达等武器的需求 晶体管的发明 1946年1月，Bell实验室正式成立半导体研究小组, W. Schokley，J. Bardeen、W. H. Brattain Bardeen提出了表面态理论， Schokley给出了实现放大器的基本设想，Brattain设计了实验 1947年12月23日，第一次观测到了具有放大作用的晶体管 集成电路的发明 1952年5月，英国科学家G. W. A. Dummer第一次提出了集成电路的设想 1958年以德克萨斯仪器公司的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布了该结果 集成电路的发展除了物理原理外还得益于许多新工艺的发明： 50年美国人奥尔和肖克莱发明的离子注入工艺； 56年美国人富勒发明的扩散工艺； 60年卢尔和克里斯坦森发明的外延生长工艺； 60年kang和Atalla研制出第一个硅MOS管； 70年斯皮勒和卡斯特兰尼发明的光刻工艺等等，使晶体管从点接触结构向平面结构过渡并给集成电路工艺提供了基本