微机原理简化要点.pptVIP

第5章：⑶部分译码 部分译码：只有部分高位地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费 示例 第5章：⑷线选译码 线选译码：只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复（一个存储单元对应多个存储地址） 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用 示例 第5章：4. 存储芯片的读写控制 芯片OE*与系统的读命令线相连 当芯片被选中、且读命令有效时， 存储芯片将开放并驱动数据到总线 芯片WE*与系统的写命令线相连 当芯片被选中、且写命令有效时， 允许总线数据写入存储芯片 第5章：教学要求 1. 了解各类半导体存储器的应用特点 2. 熟悉半导体存储器芯片的结构 3. 掌握存储芯片与CPU连接的方法，特别是片选端的处理 习题5 —— 5.1 5.7 5.10 (第三版) 5.4 5.11 5.13 (教程) SRAM 2114的功能 工作方式 CS* WE* I/O4 ~ I/O1 未选中 读操作 写操作 1 0 0 × 1 0 高阻 输出 输入 SRAM 6264的功能 工作方式 CS1* CS2 WE* OE* D7 ~ D0 未选中 未选中 写操作 读操作 1 × 0 0 × 0 1 1 × × 0 1 × × 1 0 高阻 高阻 输入 输出 EPROM 2716的功能 工作方式 CE*/PGM OE* VCC VPP DO7 ~ DO0 待用 1 × ＋5V ＋5V 高阻 读出 0 0 ＋5V ＋5V 输出 读出禁止 0 1 ＋5V ＋5V 高阻 编程写入 正脉冲 1 ＋5V ＋25V 输入 编程校验 0 0 ＋5V ＋25V 输出 编程禁止 0 1 ＋5V ＋25V 高阻 EPROM 2764的功能 工作方式 CE* OE* PGM* A9 VPP DO7 ~ DO0 读出 0 0 1 × ＋5V 输出 读出禁止 0 1 1 × ＋5V 高阻 待用 1 × × × ＋5V 高阻 Intel标识 0 0 ＋12V 1 ＋5V 输出编码 标准编程 0 1 负脉冲 × ＋25V 输入 Intel编程 0 1 负脉冲 × ＋25V 输入 编程校验 0 0 1 × ＋25V 输出 编程禁止 1 × × × ＋25V 高阻 门电路译码 A1 A0 F0 F1 F2 F3 A19 A18 A17 A16 A15 （b） （a） A0 Y0 Y1 Y 译码器74LS138 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 A B C E1 E2 E3 Y7 GND Y6 Y5 Y4 Y3 Y2 Y1 Y0 Vcc 74LS138引脚图 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 C B A 74LS138原理图 74LS138的功能表 片选输入 编码输入 输出 E3 E2* E1* C B A Y7* ~ Y0* 1 0 0 0 0 0仅Y0*有效） 0 0 1仅Y1*有效） 0 1 0仅Y2*有效） 0 1 1仅Y3*有效） 1 0 0仅Y4*有效） 1 0 1仅Y5*有效） 1 1 0仅Y6*有效） 1 1 1仅Y7*有效） 非上述情况 ×××全无效） 全译码示例 A15 A14 A13 A16 C B A E3 138 2764 A19 A18 A17 A12～A0 CE Y6 E2 E1 IO/M 1C000H 1DFFFH 全0 全1 0 0 0 1 1 1 0 0 0 0 1 1 1 0 地址范围 A12 ~ A0 A19A18A17A16A15A14 A13 部分译码示例 138 A17 A16 A11～A0 A14 A13 A12 (4) (3) (2) (1) 2732 2732 2732 2732 C B A E3 E2 E1 IO/M CE CE CE CE Y0 Y1 Y2 Y3 A19 ~ A15 A14 ~ A12 A11 ~ A0 一个可用地址 1 2 3 4 ××10× ××10× ××10× ××10× 000 001 010 011 全0 ~ 全1 全0 ~ 全1 全0 ~ 全1