第十二章 数据域测量！.pptVIP

4.存储深度：所有逻辑分析仪都有高速存储器，能快速地将采集到的数据进行存储。存储器的存储速度往往就决定了逻辑分析仪的定时分析速度；而存储器的存储深度（容量）就决定了采集数据的多少，存储深度愈大，采集的数据就愈多，有利于软、硬件工作的分析。逻辑分析仪的存储深度一般在4Kb～1Mb之间。 第十一章 数据域测试 当前较高级的逻辑分析仪还能对系统的性能进行分析，从功能和性能两方面对被测系统的质量进行评价。 在软件性能分析方面，从存储器空间利用率和程序执行时间两方面来评价软件的质量，对性能差的软件还应指出问题的关键所在，以便进行改进。 在硬件性能分析方面，测量程序执行某一功能时硬件的响应时间，据此可改进相应慢的硬件设计。对系统性能分析常采用直方图显示方式。 第十一章 数据域测试 逻辑分析仪的工作过程就是数据采集、存储、触发及显示的过程，由于它采用了数字存储技术，可将数据采集工作和显示工作分开进行，也可以同时进行。必要时，对存储的数据可以反复进行显示，以利于对问题的分析和研究。 逻辑分析仪可广泛的应用于数字系统的测试中，如：数字集成电路测试、印制板系统测试、微处理器系统测试等。 第十一章 数据域测试 11.5 数字测试系统 利用上面介绍的数字信号发生器和逻辑分析仪可方便地组成数字测试系统。一个被测的数字系统可以用它的输入和输出特性即时序关系来描述，数字信号发生器产生的多通道时序信号作为它的输入激励，而它的输出特性可用逻辑分析仪来测试，获得对应通道的时序响应，从而得到被测数字系统的特性。如果需要测试被测系统信号的时域参数，如数字信号（脉冲）的上升时间、下降时间、信号电平等，则可在被测系统的输出端接上一台数字存储示波器，这样即可测试数字系统的时序特性，又可测试系统的时域参数。 第十一章 数据域测试 12-5可测性设计技术 1、可测性设计的概念 对于数字系统的测试，通常是在数字系统研制出来以后，利用适当的测试方法，并利用适当的测试仪器来完成测试。 第十一章 数据域测试 为了减少测试的困难，人们普遍接受的途径是在现代电子装备系统设计的开始就注意系统的测试问题，这就是所谓的可测性设计。 这样才能设计、制造出高质量的系统。 * 第十一章 数据域测试 第十一章 数据域测试 目 录 11.1 概念 11.2 数据域测试 11.3 数字信号发生器 11.4 逻辑分析仪 11.5 数字测试系统 定义： 对数字电路和系统中的“数据”信息的测试称为数据域测试技术，简称数据域测试。 测试目的：① 确定数据域系统是否存在故障。 ② 确定故障位置。 测试对象：数据系统的硬件和软件，包括芯片、印刷电路板、软件、设备和系统。 11.1 数据域测试的概念 第十一章 数据域测试 特点：数据信息是多位传输的；许多信号仅发生一次；数据流很长，而其中可能只有一位出错，不易辨认；信号速度的变化范围大。 测试难点：发生故障时定位困难，对芯片内部的控制和观察很困难，随着集成电路新工艺的发展，出现了新的故障模型，使得测试难度加大。 解决办法：可测性设计，自测试技术。 11.1 数据域测试的概念 第十一章 数据域测试 1、基本逻辑部件的测试： 输入端：接通K1，表示接低电平，相当于输 入“0”信号。 不接通K1，表示输入端接高电平， 相当于输入“1”信号。 输出端：为低电平时，灯亮为高电平时，灯灭 11.2 数据域测试 第十一章 数据域测试 逻辑笔 2、穷举测试法和随机测试法： 穷举法：对n个输入端加入2n个可能的组合信号（图形），然后观察输出是否正确。 优点：能够100％的测出故障。 缺点：测试时间随输入端数n的增加呈现指数增加。 第十一章 数据域测试 被测电路 参考电路 穷举测试 矢量产生 比较 合格/失效指示 2、穷举测试法和随机测试法： 伪穷举测试法：把一个大电路划分成几个子电路，然后对每个子电路穷举。 对子电路的划分有硬件划分法和敏化划分法两种。 硬件划分法：在硬件电路设计时，加入多路开关，从硬 件上将一个复杂电路划分为若干个相关的子电路。 缺点：增加硬件，增加了电路延迟，降低了工作速度。 第十一章 数据域测试 被测电路 参考电路 穷举测试 矢量产生 比较 合格/失效指示 敏化划分法：采用通路敏化对被测试电路进行分析，确 定出敏化通路的一个最小完全测试集。 难点：确定一个最小完全测试集。 敏化通路法：选择一条从故障点到网络