USB2.0+OTG+IP核全速主机控制器的研究和设计.pdfVIP

摘要 摘要 越来越多便携式外围设备使用USB接口与PC通信，但通常USB接口不支持 两个USB外围设备之间的直接通信。OTG的出现解决了这一问题，支持OTG规 范的USB OTG双重角色设备既可以实现主机功能，又可以实现标准设备功能，使 得支持OTG规范的外围设备能充当主机与标准设备直接通信，而不需要PC的参 与，此外两个支持OTG规范的外围设备也能直接通信。本文介绍一种基于ARM 芯片的USB2．0OTG接口IP设计，主要对其中的全速主机控制器模块设计和IP核 的验证进行讨论。 该USB2．0OTG 过存储器控制器与ARM相连，使得ARM访问P核如同访问存储器。 USB2．0OTG 速主机控制器具有总线控制权，是一个MASTER，而本IP核独立于MCU作为不 具有总线控制权的接口模块设计，其与MCU的数据交互均通过中断服务程序完 成，是一个SI。越悒。所以在全速主机控制器模块设计中，对OHCI协议规定的用 于表述端点描述符和传输描述符的数据结构以及事务调度过程进行一定的改进， 由存储在片外存储器的链表结构改成存储在片内缓冲区的顺序表结构，从而实现 了不具有总线控制权的全速主机控制器。 本人在项目中完成的工作主要有全速主机控制器的硬件设计与IP核的EDA GR、OHCUSC、OHCLPB、OHCBC、 验证。全速主机控制器包括如下模块：OHC OHCSIE和OHCRH。OHC USC实现USB GR完成全局软、硬复位控制；0HC BC控制oHc和 状态跳转控制；OHCLPB完成USB主机事务调度；OHC SIE OHCSIE USB CHOB包对片内缓冲区的访问；P组L_包解括包用于解析，议协 ； 一 OHC RH实现设备连接、断开、复位、挂起与恢复等功能。本IP核的EDA验证 格编写的存储器控制器、DMA控制器和中断控制器的行为级代码以模拟ARM的 功能，这样做主要是为了减少ARM侧验证的复杂度。 摘要 本IP核的FPGA测试分两步走，首先测试高速主机控制器、全速主机控制器 和设备控制器的功能，以确保IP核能独立作为标准主机和标准设备使用，当这三 个模块的功能均实现后，再将这三个模块与OTG控制器一起联调以测试IP核的 OTG功能。目前全速主机控制器的功能已全部实现，在FPGA下能实现文件的正 常传输。 关键词：通用串行总线，开放主机控制器接口，串行接口引擎，传输描述符 lI ABSTRA(了 ABSTRACT An numberof are theUSBinterfaceto increasing portableperipheralsusing communicatewiththe interfacedoes direct PC，but not the