数字电路逻辑设计第三章要点.ppt

在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的栅极分别受 EN 和 EN 控制。 (四)CMOS 三态输出门 A EN VDD Y VP2 VP1 VN1 VN2 低电平使能的 CMOS 三态输出门 工作原理 0 0 1 导通 导通 Y=A 1 1 0 截止 截止 Z EN = 1 时，VP2、VN2 均截止，输出端 Y 呈现高阻态。 因此构成使能端低电平有效的三态门。 EN = 0 时，VP2 和 VN2 导通，呈现低电阻，不影 响 CMOS 反相器工作。 Y = A EN 三、CMOS 数字集成电路应用要点 (一)CMOS 数字集成电路系列 CMOS4000 系列 功耗极低、抗干扰能力强； 电源电压范围宽 VDD = 3 ~ 15 V； 工作频率低，fmax = 5 MHz； 驱动能力差。 高速CMOS 系列(又称 HCMOS 系列) 功耗极低、抗干扰能力强；电源电压范围 VDD = 2 ~ 6 V； 工作频率高，fmax = 50 MHz； 驱动能力强。 提高速度措施：减小 MOS 管的极间电容。 由于CMOS电路 UTH ? VDD / 2，噪声容限UNL ? UNH ? VDD / 2，因此抗干扰能力很强。电源电压越高，抗干扰能力越强。 民品 军品 VDD = 2 ~ 6 V T 表示与 TTL 兼容 VDD = 4.5 ~ 5.5 V CC54HC / 74HC 系列 CC54HC / 74HC 系列 T T 按电源电压不同分为 按工作温度不同分为 CC74 系列 CC54 系列 高速 CMOS 系列 1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 (二)CMOS 集成逻辑门使用要点 2. 闲置输入端的处理 不允许悬空。 可与使用输入端并联使用。但这样会增大输入电容， 使速度下降，因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接正电源或高电平； 或门和或非门的闲置输入端可接地或低电平。 了解 TTL 和 CMOS 电路的主要差异。 了解集成门电路的选用和应用。 TTL 和 CMOS 电路比较 一、CMOS 门电路比之 TTL 的主要特点 注意：CMOS 电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小，并非 CMOS 电路的驱动能力比 TTL 强。实际上 CMOS4000 系列驱动能力远小于 TTL，HCMOS 驱动能力与 TTL 相近。 功耗极低 抗干扰能力强 电源电压范围宽 输出信号摆幅大(UOH ? VDD，UOL ? 0 V) 输入阻抗高 扇出系数大 二、集成逻辑门电路的选用 根据电路工作要求和市场因素等综合决定 若对功耗和抗干扰能力要求一般，可选用 TTL 电路。目前多用 74LS 系列，它的功耗较小，工作频率一般可用至 20 MHz；如工作频率较高，可选用 CT74ALS 系列，其工作频率一般可至 50 MHz。 若要求功耗低、抗干扰能力强，则应选用 CMOS 电路。其中 CMOS4000 系列一般用于工作频率 1 MHz 以下、驱动能力要求不高的场合；HCMOS 常用于工作频率 20 MHz 以下、要求较强驱动能力的场合。 解： 三、集成逻辑门电路应用举例 [例] 试改正下图电路的错误，使其正常工作。 CMOS 门 TTL 门 OD 门 (a) (b) (c) (d) VDD CMOS 门 Ya = AB VDD Yb = A + B TTL 门 OD 门 Yc = A VDD EN Yd= A B EN = 1 时 EN = 0 时 OD 门 TTL 门 悬空 ≥ CMOS 门 悬空 可用两级电路 2 个与非门实现之 [例] 试分别采用与非门和或非门实现与门和或门。 解：(1) 用与非门实现与门 设法将 Y = AB 用与非式表示 因为 Y = AB = AB 因此，用与非门实现的与门电路为 Y = AB 将与非门多余输入端与有用端并联使用构成非门 可用两级电路 3 个与非门实现 (2) 用与非门实现或门 因此，用与非门实现的或门电路为 Y = A + B 因为 Y = A + B = A + B = A · B 设法将 Y = A + B 用与非式表示 实现 A 实现 B 可用两级电路 3 个或非门实现之。 (3) 用或非门实现与门 设法将 Y = AB 用或非式表示 因此，用或非门实现的与门电路为 因为 Y = AB =