基于叉形编码路径的JPEG2000位平面编码器VLSI结构的设计与验证.pdfVIP

高技术通讯2012年第22卷第1期：106—111 doi：10．3772／j．issn．1002-0470．2012．01．017 刘文松②+ 朱恩+ 王健③” 孙磊‘ 林叶+ (4东南大学射频与光电集成电路研究所南京210096) (”中国科学院自动化研究所北京100190) 摘要研究了JPEG2000中位平面编码算法，提出了适用于显著性传播过程和清除过 X 程的叉形编码路径，使得完成一个4 n条带编码的路径长度缩减为标准的(n+1)／(2n)。 基于该编码路径，设计了两窗口流水线硬件编码结构，该结构通过两个编码窗口流水线滑 动在平均每个时钟内完成16个样本点的位平面编码，关键模块采用组合电路实现，避免 了时钟消耗和复杂控制，可在位平面间并行进行。给出了系统的整体VLSI架构。FPGA 满足图像实时处理的要求。 关键词JPEG2000，位平面编码器，叉形编码路径，两窗口流水线 PP)算法。PP算法同时执行3个编码过程对一列样 0 引言 本点操作，同时输出码值和上下文，但在电路实现时 显著性状态预测及控制机制过于复杂。文献[6]提 于2000年提出的JPEG2000静态图像压缩标 出了样本点跳过和列跳过(sample 准【11因采用了离散小波变换(DWT)和最优截断嵌 入式块编码(EBCOT)等技术处理图像，相对于 样本点以及列，减少了计算次数。但优化程度依赖 JPEG而言能在高压缩比情况下依然保持较好图像于图像数据，性能起伏较大。文献[7]提出了位平 效果，且同时支持有损压缩和无损压缩、多分辨率渐 面与编码过程并行(bitplanepassparMlel，BPPP) 进式传输和感兴趣区域(ROI)编码等功能，在高端 的优化算法，此算法事实上综合运用了位平面并行、 数字图像应用中得到了大力推广。在某些特殊领 编码过程并行和样本点及列跳过3种加速方案。由 域，需要捕捉识别高速运动目标，将处理后的图像快 于同时实现了编码过程并行以及样本点跳过和列跳 速编码，通过无线信道传递到后方指挥中心，形成流 过，其显著性预测及控制操作复杂度大大增加，而各 畅视频，这就对JPEG2000编码速率提出了较高的 算法单独的缺陷并没有改善，使得整体性能受到约 要求。由于JPEG2000中位平面编码器(bitplane 束。但由于实现了编码的位平面间并行，BPPP算法 coder，BPC)以单比特为单位对所有数据进行操作， 仍是目前已发表方法中理论编码时间最短的方法。 因而会影响整个编码系统的性能，如何从算法和电 路结构两方面进行优化，以满足图像实时处理的要 研究基于对BPC标准算法结构和内部数据关系的 求，是目前JPEG2000研究领域的热点和难点。 分析，提出了一种可有效降低编码路径长度和易于 组合电路实现的叉形编码路径，并利用这种编码路 JPEG2000标准中采用的BPC算法由Taub- man[2，31提出。Andra[4o根据标准算法描述的串行编 径设计了一种可在位平面间并行编码的两窗口流水 码顺序采用状态机方法实现，没有显著提高编码性