单片机原理与应用(第版)MCS单片机结构详解.ppt

单片机原理与应用 ?第2章 增强型MCS-51单片机结构 2.0 选择MCS-51单片机的理由 1.?增强型MCS-51单片机主要特征 2. 增强型MCS-51内核主流芯片 2.1 内部结构和引脚功能 2.1.1 内部结构 2.1.2 引脚功能 1. 晶振电路及XTAL1、XTAL2引脚的连接 2.复位电路及复位引脚RST的连接 2.2 输入/输出（I/O ）口 2.2.5 I/O口负载能力 2.2.6 读锁存器和读引脚指令 2.3存储器系统 2.3.1 程序存储器 2.3.2 片内数据存储器 2.3.3 外部数据存储器 2.4 MCS-51外部存储器的连接 2.4.1 CPU地址线与存储器地址线的连接 1. 全译码法 2. 部分译码法 3. 线选法 2.4.2 MCS-51控制系统中程序存储器的连接 2.4.3 数据存储器的连接 2.5 操作时序 2.5.1 对外部程序存储器的读操作时序 2.5.2 外部数据存储器读写时序 2.5.3 6时钟/机器周期模式下的时序 2.6 复位及复位电路 2.6.1 CPU内部复位电路 2.6.2 复位电路 1.由RC分立元件构成的复位电路 2. μP（即微处理器）监控芯片及其复位电路 时钟/机器周期模式下，扩展外部存储器或I/O端口从表2-5可以看出位于Flash ROM保密字节内的系统时钟配置位FX2比CKCON寄存器内的X2位优先，即当FX2位被编程（可通过并行编程器编程或擦除）后，X2位无效，系统运行在“6时钟”模式。 当FX2位未被编程时，将CKCON寄存器的X2位置1时，系统由“12时钟/机器周期”模式切换到“6 时钟/机器周期”模式，在这种情况下，时序图中各信号出现顺序不变，但时间间隔与“12时钟/机器周期”标准模式相比将减小一半，指令执行时间只有原来的1/2。因此，在6时，必须注意外部存储器芯片存取速度能否满足要求，否则必须降低时钟频率。 增强型MCS-51系列单片机内部复位电路如图2-21所示，复位信号RST经内部施密特触发器整形后，进入CPU内部复位电路，RST信号高电平有效。CPU在每一个机器周期的S5P2相采样施密特触发器的输出端，若为高电平，则强迫机器进入复位状态。为了保证CPU内部各单元电路可靠复位，RST引脚维持高电平时间不能少于24个振荡周期，只要RST引脚保持高电平状态，则每隔24个振荡周期将重复一次复位操作，直到RST引脚为低电平。当RST引脚由高电平变为低电平后，机器即脱离复位状态，进入取指周期(复位后，PC=0000H，即从0000H单元取出第一条指令)。 图2-21 增强型MCS-51系列单片机芯片内部复位电路 可以使用RC分立元件或μP（即微处理器）监控芯片构成MCS-51单片机芯片的外部电路。 图2-22 由RC分立元件构成的MCS-51外部复位电路 图2-15 单片EPROM存储器芯片与8031 CPU的连接 1. 片内RAM 片内数据存储器由内部RAM和特殊功能寄存器组成。对于8XC51、8XC31芯片来说， 内部RAM的容量为128字节（00H～7FH）；对于8XC52/54/58芯片来说，片内RAM容量为256 字节（00H～0FFH）。 根据用途、存取方式的不同，256字节内部RAM可分为： 00H-1FH：工作寄存器区 20H-2FH：可按位寻址区 30H-7FH：用户数据区 80H-FFH：堆栈区或用户数据区 (1)工作寄存器区由32个字节组成，分为四个区，每区8个字节，分别用R0～R7作为这8个字节的寄存器名。 任何时候只能选择四个工作寄存器区中的一个区作为当前工作寄存器区， 当前工作寄存器区由程序状态字寄存器PSW的b4、b3位决定，具体情况如下： PSW寄存器b4、b3位 当前工作寄存器区 寄存器R7～R0地址 00 0区 07H～00H 01 1区 0FH～08H 10 2区 17H～10H 11 3区 1FH～18H 复位后，PSW的b4、b3位为00，因此复位后将选择0区作为当前工作寄存器区。 (2) 20H～2FH单元，共16字节，