系统结构精要.ppt

第二章 8086微型计算机体系结构 2.1、 8086 CPU的结构 1、基本介绍 8086是单片集成电路，内部由执行单元EU和总线接口单元BIU组成 数据总线（D0~D15）和内部结构都是16位的 能处理16位数据，也能处理8位数据 地址总线（A0~A19）是20位的，直接寻址能力达1M字节 系统时钟为5MHz HMOS工艺，40引脚，+5V供电 有4组寄存器 EU完成操作： 1)取指令控制和时序控制 2）ALU完成各种算术和逻辑运算 (3)BIU完成的操作 队列中空出两个字节，自动从存储器中取出指令放在指令队列中（可存放最长指令为6字节） 指令执行时所需操作数也由BIU取出，送EU 取指和执行指令是分开的 在执行一条指令的同时，可取下一条指令放在指令队列中排队 减少了CPU取指所需的等待时间 从存储器中取出一条指令（用总线） 译码（分析指令） 从存储器中读取操作数（用总线） 执行指令 将结果存到存储器（用总线） 重复以上过程 由此可见，总线是信息传输中最忙的信号线 8080CPU取指令与执行指令时序--串行工作 通用寄存器的特殊用途表 5、数字逻辑器件 地址锁存器8282引脚信号 地址锁存功能 STB为高电平期间，输出等于输入；为下降沿时，输出锁存，与输入无关 2）双向数据总线收发器 两方面的功能 ⑴三态输出直接驱动总线 ⑵具有数据收和发两个方向的传输、隔离控制功能。 常用芯片：Intel8286，Intel8287和74LS245 8286输入输出同相 8287输入输出反相 74LS245的功能与8286相同 (1)双向数据收发器8286内部结构 最大最小模式下具有不同功能的信号： 最大模式： S0 S1 S2 RQ/GT0 最小模式：DEN DT/R M/IO HOLD 最大模式：RQ/GT1 QS0 QS1 LOCK 最小模式：HLDA ALE INTA WR 计算机中信息的存储类型 段的排列规则 每个段的首址必须能被16整除，即16进制的最低位一定是0 段在内存的位置不受限制 一个段的最大容量为64KB BIU从存储器中存取信息时，都要形成一个20位的存储器实际地址。实际地址的求法是：将段寄存器中的段基址值左移4位，再加上地址偏移量。 例：某指令所在的存储单元 代码段寄存器 CS=C018H，左移4位 段内偏移量 IP=FE7FH， 则当前存储单元的实际地址是CFFFFH 例如，实际地址01245H可以从两个不同的相互重叠的段中得到。其中一个段的基址是0123H，另一个段的基址是0124H。 4）段寄存器的使用 程序存放在代码段，CS中为段基址，IP中为偏移量。 某些数据存放在数据段，DS中为段基址，偏移量由寻址方式确定。 某些数据存放在附加段，ES中为段基址，偏移量由寻址方式确定。 堆栈用来暂时存放一些特殊的数据存储单元，SS中为段基址（栈底），SP中为偏移量（栈顶）。 2、8086存储器的分体结构 1)奇偶存储体与三总线及8086数据操作 在执行字的传输指令时，若被存取的是一规则字，则BIU只要执行一个总线周期就可完成存取。若为非规则字 , 则要执行两个总线周期 ，第一个总线周期存取低位字节， 第二个周期存取高位字节。 3、 存储器与I/O端口组织 I/O接口：为某种外部设备服务的电路 2)存储器、I/O统一编址（存储器映像编址方式 ） 2.3 8086总线操作及时序 存储器/IO读时序 存储器/IO写时序 执行指令MOV AL,[BX]的时序图T1 1.M / IO变高， CPU将对内存进行操作 2. A19~A0上出现地址信号0011 0101 0000 0000 1100 3. ALE上出现正脉冲信号 4. DT/R变低， 数据收发器处于接受状态 8086最大模式下的读总线周期时序 2）字的存储操作 4)堆栈操作 分类：采用存储器件：硬件堆栈和软件堆栈（或用户堆栈 ） 栈地址增加方向：由高向低增长和由低向高增长 应用：中断和程序调用 栈地址增加方向 存储区 (SP) FFFFH 0000H 当前栈顶 栈底 堆 栈 区 存储区 栈地址增加方向 存储区 (SP) FFFFH 0000H 栈顶空单元 栈底 堆 栈 区 存储区 44 00