计数器和寄存器精要.ppt

（1）二进制同步加法计数器 （2）二进制同步减法计数器 分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为： 二、二进制异步计数器 用“观察法”作出该电路的时序波形图和状态图。 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 （2）二进制异步减法计数器 用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。 二进制异步减法计数器的时序波形图和状态图。 在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号 （加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。 为了提高计数速度，可采用同步计数器。 1、74LS90，74LS290 2、10进制同步加法计数器74160 ① 异步清零。 4、4位二进制同步可逆计数器74191 获得任意制进计数器的两种方法（a）置零法 （b）置数法 用置数法将74160接成六进制计数器（a）置入0000（b）置入1001 电路的整体置数方式 三）集成计数器的应用 （2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。 （3）用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。 3．组成分频器 前面提到，模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。 4．组成序列信号发生器 序列信号——在时钟脉冲作用下产生的一串周期性的二进制信号。 例 试用计数器74161和数据选择器设计一列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列，从而得电路如图所示。 5．组成脉冲分配器 74LS175的功能: RD是异步清零控制端。 二、移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下： 右移寄存器的时序图： 由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，即由低位向高位移，所以又称为上移寄存器。 （2）左移寄存器 当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作； 三、集成移位寄存器74194 74194为四位双向移位寄存器。 74194的功能表： 四、移位寄存器构成的移位型计数器 1. 环形计数器 2．扭环形计数器 为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。 例：如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。 模为10×10=100 解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。 例 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。 例：用74161及门电路构成序列信号发生器。 其中74161与G1构成了一个模5计数器。 ，因此，这是一个01010序列信号发生器，序列长度P=5。 Q3 Q2 Q1Q0 寄存器移位寄存器 集成数码寄存器74LSl75 ： 一、 数码寄存器 数码寄存器——存储二进制数码的时序电路组件 D0～D3是并行数据输入端，CP为时钟脉冲端。 Q0～Q3是并行数据输出端。 1．单向移位寄存器 （1）右移寄存器（D触发器组成的4位右移寄存器） 右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。 在4个移位脉冲作用下，输入的4位串行数码1101全部存入了寄存器中。这种输入方式称为串行输入方式。 左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。 欲存入数码1011， 1 0 1 1 采用串行输入，只有一个数据输入端 ？ 解决的办法： 在 CP脉冲的作用下 ，依次送入数码 左移寄存器： 先送高位，后送低位 右移寄存器： 先送低位，后送高位 由于该电路为一左移寄存器，数码输入顺序为： 1 0 1 1 CP Q4 Q3 Q2 Q1 欲存入数码1011即D1D2D3D4= 1011 1 1(D1) × × × 2 0(D2) 1(D1) × × 3 1(D3) 0(D2)