我的FQGA学习笔记。.docVIP

/ 电子技术应用网。 单芯片可编程系统 (SOPC) Verilog中不允许模块声明中嵌套模块。 SOPC：System-on-a-Programmable-Chip，即可编程片上系统。 用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。可编程片上系统（SOPC）是一种特殊的嵌入式系统：首先它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。清零——电子学术语：清零是一种指令。在电子计算机硬件中，有计算器、累加器、中央存储器、外部存储器、地址存储器等。使用清零指令，可以将存储器的状态（数据）变成原始的零状态。即是存储器由高电位（代表逻辑1）翻转成地电位（代表逻辑0）。同步是指与时钟同步，即时钟触发条件满足时检测清零信号是否有效，有效则执行清零，异步是清零信号有效即清零。D类型触发器，它是在时钟信号作用下，输出结果根据D的状态而改变。 是通过实例进行描述的方法将verilog 预定义的基元实例嵌入到语言中监控实例的输入一旦其中任何一个发生变化便重新运算并输出 2 数据流型描述（assign） 是一种描述组合功能的方法用assign 连续赋值语句来实现连续赋值语句完成如下的组合功能等式右边的所有变量受持续监控每当这些变量中有任何一个发生变化整个表达式被重新赋值并送给等式左端这种描述方法只能用来实现组合功能 3 行为型描述(always , initial ,if else , case, while , for , repeat , forever )(行为级上以更抽象的角度来考虑问题，并不关心具体的硬件实现方法，而是对其功能进行说明。)initial ,always 块构成行为级建模的基础，其他所有行为级语句只能出现在这两块中。是一种使用高级语言的方法它和用软件编程语言描述没有什么不同具有很强的通用性和有效性它是通过行为实例来实现的关键词是always其含义是一旦赋值给定仿真器便等待变量的下一次变化有无限循环之意。 当我们需要对向量的多个位进行重复操作，重复引用或根据参数的定义确定是否包括某段代码时，使用生成语句是非常方便的。 一个verilog源文件中可以定义多个模块，排列顺序无要求。 全加器（full-adder）：除本位两个数相加外，还要加上从低位来的进位数，称为全加器用门电路实现两个二进数相加并求出和的组合线路，称为一个全加器。如下Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci半加器电路是指对两个输入数据位进行加法,输出一个结果位,不考虑数据的进位,也不产生仅为输出的加法器电路。 是实现两个一位二进制数的加法运算电路。数据输入A被加数、B加数,数据输出F和数(半加和)、进位C0。“.vwf”，是QT6里仿真时，最主要的激励源文件。 还有“.vec”文件，这个是老早版本“MAX+PLUS II”中的文件，主要是为了向前兼容地。 还有其他的文件也可以做为激励源的， 如：文件输出表文件“.tbl”,功率输入文件“.pwf”, 另外还可以Tcl脚本来输入矢量激励源。 configuration [n. 配置Port：端口 Inout 输入输出双向端口 RTL：寄存器传输级 Parameter：形参 Localparam用来定义局部参数，它的值不能被改变 defparam参数重载语句 zoom：缩放 offset：偏移值 poseedge 指正向跳变（由0变到1,x或z,由x变到1，由z变到1时， negedge 指负向跳变（由1变到0,x 或z,由x 变到0，由z变到0时。 Supply1; 源极 supply: 地极 @：事件控制，语句执行的条件是信号的值发生变化。 Buf 缓冲器 ? 代表不必关心相应变量的具体值，即它可以是0、1或x nand ：表示逻辑关系与非repeat (128)//注意该句后无逗号！ begin $display(Count=%d,count); count=count+1; end forever:表永久循环，直到遇到$finish. genvar:声明生成变量,生成变量只能用在生成块中。 generate endgenerate 用于生成块。 begin end (顺序块) fork join（并行块）块可嵌套使用，即两种可混用。 Module top; initial begin :count1//将该顺序块命名为count1，用disable count1可禁用该命名块。 integer i;//可