FPGA设计实例1.pptVIP

FPGA设计基础 设计实例 BCD码到余3码的转换电路 BCD码和余3码之间有如下关系： －BCD码加3即为余3码。 －余3码是一个自补码,即对于任意一个余3码a,存在另外一个a’, 使得a+a’=9。 电路设计要求： 假设码流以串行流的形式进入转换电路，并以串行流的方式进行发送，BCD码的低位先进入本转换电路，余-3码的低位先发送 /* SIN_POUT_SHIFT */ module SIN_POUT_SHIFT ( RSTB, IN, CLK, Q ); input RSTB, CLK, IN; output [3:0] Q; reg [3:0] Q; always @( posedge CLK or negedge RSTB ) Q = ( !RSTB )? 0: {Q,IN}; endmodule 把4位的并行数据转换为符合以下协议的串行数据流，数据流用scl和sda两条线传输，sclk为输入的时钟信号，data[3:0]为输入数据，d_en为数据输入的使能信号。 module ptos ( d_en ,data ,scl ,sclk ,sda,rst ); input d_en , rst; wire d_en ; input [3:0] data ; input sclk ; wire sclk ; output scl ; outp